基于边界扫描的非完全BS电路板测试诊断技术

由BS器件和非BS器件组装的非完全BS电路板仍将在今后相当长时间内广泛存在,如何对它们应用边界扫描测试是板级边界扫描测试技术需要研究的关键问题。本文从非完全BS电路板的测试性优化设计入手,举例说明了基于边界扫描的非完全BS电路板测试诊断技术的原理和过程。

边界扫描测试技术的原理及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149.11990标准以后,边界扫描技术得到了迅速发展和应用。利用这种技术,不仅能测试集成电路芯片输入/输出管脚的状态,而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。对芯片管脚的测试可以提供100%的故障覆盖率,且能实现高精度的故障定位。同时,大大减少了产品的测试时间,缩短了产品的设计和开发周期。边界扫描技术克服了传统针床测试技术的缺点,而且测试费用也相对较低。这在可靠性要求高、排除故障要求时间短的场合非常适用。特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。本文介绍了边界扫描技术的含义、原理、结构,讨论了边界扫描技术的具体应用。

混合技术电路板簇测试的多边界扫描链优化配置

由边界扫描器件和非边界扫描器件组装的混合技术电路板将在今后相当长时间内广泛存在 ,板中由非边界扫描器件组成的簇的测试是边界扫描测试领域重要而富有实际价值的问题 .为减少其测试时间 ,基于贪婪策略和单扫描链最优排序技术 ,提出了一种多边界扫描链优化配置技术 .经实例验证表明 ,该技术可以有效地减少混合技术电路板簇测试时间 。

边界扫描技术的优化设计

边界扫描技术是工业领域可测性设计的主流技术。对其进行优化设计,可以缩短测试施加时间,提高故障诊断率。本文从其本身的优化设计以及与其他DFT技术相结合的综合优化设计两个角度详细论述了基于边界扫描的优化设计问题,对该领域的进一步深入研究具有重要的理论价值和实践价值。

边界扫描技术及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。介绍了支持JTAG标准的IC芯片结构,并以PC机作为平台,利用边界扫描技术对某飞控计算机系统中的CPU电路板进行测试,实现了该电路板的可测性设计,体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。

基于并行机制的边界扫描技术

在SoC测试时,测试功耗和测试成本是其可测性设计中最重要的一点要求。在分析了常见测试结构的测试功耗的基础上,提出了一种并行扫描机制的测试结构,包括访问机制的设计和测试控制器的设计。该方法可根据测试成本和测试功耗的要求,选择不同的构造方法。

边界扫描技术在故障信息处理中的应用

边界扫描技术广泛应用于电路可测试性设计,在故障信息处理测试设计中尝试融入边界扫描技术,采用扫描器件直接替换、扫描结构置入等方法。通过仿真试验表明该设计方法可行,经过系统硬件测试,证明边界扫描技术能够有效提高故障信息处理能力。

边界扫描技术及在实验设备中的应用

利用边界扫描技术可以很好地解决在传统实验设备中的测试问题,增加设备的可维护性.在研究边界扫描技术的基础上,提出了可行的设备测试方法,并在部分实验室得到了应用.

基于边界扫描技术的互连测试

边界扫描技术是当前测试技术研究中的热点,主要介绍基于边界扫描的互连测试技术的原理、算法和应用。

基于边界扫描技术的嵌入式处理器测试方法研究

现代先进微处理器有非常高的集成度和复杂度,而且芯片管脚数相对较少,必须要有一定的自测试设计和其它的可测试性设计来简化测试代码,提高故障覆盖率。该文提出了嵌入式处理器80386EX芯片内部功能的测试方案,设计了符合JTAG规范的测试系统结构,实现了芯片的内部功能部件的测试。接着,通过实验证明了文章所提方法的可行性。最后讨论了下一步的研究工作。

数字系统的边界扫描设计技术及应用

用边界扫描设计技术可大大改善数字系统的可测试性。本文就边界扫描芯片及应用进行了探讨。

吕晓明:1149.1到1149.7标准在边界扫描技术中的应用

电子产品的微型化使得传统的物理接触方法所能进行的测试访问机会越来越少，测试变得越来越复杂和困难，形成测试“瓶颈”，使故障诊断因信息量不足导致虚警率增高。而解决测试“瓶颈”的唯一途径就是加强测试性设计（DFT），即采用“并行工程”的思想，在产品的设计阶段就考虑测试性，通过添加一些特殊的电路结构，来提高原电路内部节点的可控性和可观测性，从而实现对内部电路的测试。

基于边界扫描技术故障注入器设计

针对目前大多数嵌入式微控制器和处理器,提出了一种基于边界扫描技术的故障注入器实现方法。它通过嵌入式系统集成的JTAG端口实现对故障的注入操作。本文详细阐明了故障注入的原理、故障注入器总体结构、注入故障的描述方法及故障注入详细流程,该故障注入器已应用到实际的测试项目。

边界扫描测试技术发展综述

随着大规模和超大规模集成电路的应用越来越广泛,迫切需要提出新的测试方法。边界扫描测试技术解决了数字电路,特别是超大规模集成电路的测试问题,受到了人们越来越多的关注。概述了边界扫描测试技术的基本原理,对边界扫描测试技术应用比较广泛的几个标准内容进行了对比和总结;在测试算法方面,阐述了当前国内外应用比较广泛的一些算法及其优缺点;在应用领域方面,分析了国内外取得的主要应用成果;最后,在总结当前研究现状的基础上,预测了未来在新标准的研究、远程测试技术、测试方法集成等5个方面的发展趋势,为国内同行业了解边界扫描技术的现状与未来发展提供借鉴。

边界扫描技术及其在VLSI芯片互连电路测试中的应用

本文介绍了支持JTAG标准的IC芯片结构、以PC机作平台,针对由两块Xilinx公司的xc9572_pc84芯片所互连的PCB板,结合边界扫描技术,探讨了芯片级互连故障的测试与诊断策略。体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。

边界扫描测试技术

边界扫描技术是一种标准化的可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。介绍了边界扫描技术的原理、结构,讨论了边界扫描技术的应用。

基于边界扫描技术的装备电路可测性设计

随着装备中基于复杂数字电路的嵌入式系统应用越来越广泛,装备中电路系统的可测性设计(DFT)已成为装备可测试性设计的重要内容。IEEE 1149.1作为一种标准化的电路可测性设计方法,弥补了传统电路测试方法存在的缺陷,为复杂的互连电路提供了一种非入侵的测试手段。首先简述了可测试性设计和边界扫描测试技术的基本原理,并从边界扫描测试链设计、提高测试覆盖率和优化电路网络几个方面,分别提出了几种装备电子系统的电路可测试性设计的具体方法。

边界扫描测试技术在印制板测试中的应用

本文讨论了传统印制板测试技术的局限性,以及边界扫描测试技术应用于印制板测试所带来的影响。

边界扫描技术的功能测试应用

随着芯片集成度的提高和表面贴装技术(SMT)的广泛使用,传统的针床在线测试已不再适合使用,而边界扫描技术在芯片级、板级、系统级测试得到广泛使用将是一种必然趋势。与传统边界扫描技术生成测试矢量进行结构化的静态测试不同,功能测试程序可采用高级语言开发,易于开发和维护。本文介绍了使用边界扫描技术对DDR模块进行动态的功能测试,该功能测试程序可快速准确测试出高速DDR模块数据线、地址线及存储单元是否能正常工作,并输出测试诊断信息。在此基础上,本文对该测试程序进行了改进。

边界扫描测试技术在集成电路测试中的应用

边界扫描技术是一种新型的VLSI电路测试及可测性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案。介绍了边界扫描技术的原理、结构,讨论了该技术在集成电路测试中的应用。