运动估计芯片的缓存设计策略及FPGA验证

为解决更高视频图像中向运动估计芯片供数的存储器带宽过高的问题 ,提出了局存容量的设计策略。通过分析块匹配运动估计模型的特征和VLSI的要求 ,给出评价运动估计芯片局存的两个指标 ,由此得到一个制定局存容量的策略。遵照这一策略 ,为运动估计芯片提供了几个工程可用的指标。该研究来自于实现运动估计芯片的工作 ,对研究MPEG 2视频编码器的VLIS实时实现有一定的参考价值。

运动估计芯片中降低局存与脉动阵列数据宽度的设计方法

文中针对运动估计芯片中极为重要的存储器的结构设计，提出了一种降低局存与运算阵列端口数的设计方法，使局存的控制结构得到极大简化．文中应用这种方法，对ＡＢ２，ＡＳ２结构进行改造，得到两种具有工程实用性的新型结构．端口数的降低会带来运算阵列计算效率的下降，为此又推导了一个平衡端口数与计算效率的公式．本文研究来自于实现运动估计芯片的工作中，对研究ＭＰＥＧ－２视频编码器的ＶＬＳＩ实时实现有一定的参考价值．