H.264 baseline解码器中运动补偿模块的硬件设计

完成了H.264 baseline解码器中运动补偿模块的Verilog建模,通过了功能验证和综合。该运动补偿模块可用于H.264 baseline解码器的FPGA实现和ASIC实现。