一种具有高线性度MOS采样开关的采样保持电路

提出了一种具有高线性度MOS采样开关的采样保持电路。该电路通过运放的共享,在采样阶段对开关管的栅极引入负反馈,有效地抑制开关导通电阻引入的非线性,实现了高性能的采样保持电路。该电路采用SMIC 0.13μm标准CMOS工艺设计,仿真结果表明:在采样阶段,导通电阻大约只有0.2Ω的变化;在采样时钟为80 MHz,输入信号为30 MHz、0.5V pp时,无杂散动态范围(SFDR)达到了116 dB,比传统自举开关的SFDR提高了34 dB。