基于新型4-1压缩器的低功耗近似乘法器

随着云计算、物联网和人工智能等技术的快速发展,终端设备在硬件资源和能耗上面临巨大挑战。为了降低运算单元的功耗,文章提出了两种基于新型4-1压缩器的低功耗近似乘法器。通过分析4-1压缩器的误差,设计了误差补偿单元并应用在乘法器中,降低了近似乘法器的精度损失。仿真结果显示,与精确乘法器相比,提出的两种8位无符号数近似乘法器在延时上分别降低了5.67%和18.23%,在面积上分别降低了6.54%和20.36%,在功耗上分别降低了15.83%和30.94%。最后,在图像锐化实验中,提出的设计表现优秀,验证了其在可容错应用中的有效性。

三输入独立栅FETs的电路设计方法研究

本文我们用目前已经提出来的具有不同开关功能的三输入器件进行电路设计。在设计电路时,让电路所需的晶体管数目更少,功耗更低。三输入器件具有三个信号输入端,它的信号处理能力比传统单输入器件更强。我们以全加器和近似4-2压缩器电路为例,来说明三输入独立栅FETs的电路设计方法,并比较用三输入器件设计的电路与用传统单输入器件设计的电路的性能。用Verilog-A语言建立好的查找表模型用于三输入器件,选取32nm的BSIM-CMG模型用于传统单输入器件。仿真工具我们选用HSPICE。仿真电路时,给予相同的输入信号。结果表明用三输入器件去设计全加器和近似4-2压缩器电路时,消耗的晶体管数目减少了65%,功耗延时积减少了约80%。因此,这项新颖的电路设计技术为低功耗和高密度集成电路提供了一种新的设计思路。