-
题名高速VITERBI译码器的研究与设计
被引量：1
- 1
-
-
作者
李庆
李选中
江汉红
何文浩
-
机构
武汉理工大学信息工程学院
海军工程大学电气工程系
-
出处
《微电子学与计算机》
CSCD
北大核心
2009年第1期109-112,117,共5页
-
文摘
设计了一个高速(2,1,6)Viterbi译码器,通过采用并行基-4结构和比特级进位保存算法(Carry-Save Arith-metic),改进了Viterbi算法中加-比-选单元(Add-Compare-Select Unit)的结构,消除传统行波进位加法(Ripple-CarryAdder)结构中的进位链,缩减了Viterbi译码器的关键路径,从而提高译码速度,可用在中、高速数字通信的不同应用场合中.
-
关键词
VITERBI译码器
进位保存算法
加-比-选
高速
-
Keywords
Viterbi decoder
carry-save algorithm
add-compare-select unit
high-speed
-
分类号
TP302.2
[自动化与计算机技术—计算机系统结构]
-
