可进化硬件的基本原理与关键技术

可进化硬件 (EvolvableHardware ,EHW)研究将进化计算技术应用于系统 (特别是电子系统 )内部结构的设计、调理、实时自适应等方面 ,以实现复杂电路的自动化设计和显著提高电子系统的自适应和容错能力。简述了EHW的基本原理、关键技术和应用前景 ,介绍了EHW研究的最新进展 ,总结和比较了各类实现方法的主要特点 ;在此基础上 ,总结并讨论了该领域亟待解决的开放性问题 ,指出了相关的研究方向和有望获得突破的解决途径。

基于进化硬件的自修复TMR系统设计及其可靠性分析

将进化硬件与传统TMR容错设计思想相结合,提出了一种具有在线自修复功能的自修复TMR系统设计方法。该系统具有多重容错和修复机制:总体采用TMR,可自动检测到故障模块;系统中每个模块均采用组件备份法,可通过组件切换法快速修复模块故障;而模块中每个组件也可通过进化进行修复。因而具有更强的容错能力和更高的可靠性。以具有片内三模冗余的2 bit乘法器为例进行了验证。最后,给出了该系统的可靠性模型,推出了可靠性计算公式,从理论上对该系统的可靠性进行了分析。结果表明:该系统能有效修复stuck-at故障,具有更长的使用寿命和更高的可靠性。

进化硬件研究进展

介绍进化硬件的思想和发展,指出在进化算法控制下,可重配置硬件自适应地改变自身结构满足当前环境变化,目前已用于电路设计、系统容错、自动控制、智能机器人和模式识别等领域.阐述进化硬件的原理及应用,评价和分析进化硬件存在问题,预测未来发展方向.

使用进化硬件的自适应形态滤波器设计

针对电力信号监测中可能遇到的各种干扰,提出了一种基于进化硬件的自适应电力系统形态滤波器的设计方法。不仅滤波算法可自适应调节,而且结构元素形状和尺寸也可自动调整。以遗传算法作为优化工具,在Xilinx XCV2000-E现场可编程门阵列上对滤波器结构和参数进行在线优化。对典型噪声的在线滤波结果表明,该滤波器能够根据噪声的不同自适应调整结构和参数,因而鲁棒性好,适用范围广,滤波性能比均值滤波器和中值滤波器更好,且该滤波器是采用硬件实时实现的,便于在嵌入式系统中应用。

基于可进化硬件的容错技术及其原理

可进化硬件容错技术是一种模仿生物进化过程的容错方法,现已成为世界各国容错计算技术领域新的研究方向。可进化硬件不是采用传统的静态冗余技术,而是利用其本身固有的特性实现容错。重点论述可进化硬件技术的2个基本要素,并分析其实现容错的原理。

一种新型的用于数字信号处理的进化硬件原胞结构

采用CORDIC算法在单一的电路体系结构下实现了具有多种算术功能的进化电路原胞。该原胞可以作为构建此类进化硬件的基本组成模块。分析表明,采用CORDIC算法的原胞具有丰富的运算能力而只消耗较少的芯片资源,可以成为一种有前途的用于数字信号处理功能级进化电路的原胞设计的方案。

数字系统设计研究中的进化硬件电路及应用前景

以美国 Ｇｅｎｏｂｙｔｅ公司的 ＣＢＭ为例，介绍了目前数字系统设计研究的热点，即进化硬件电路的应用研究价值、理论基础及实现的载体，并讨论了进化硬件电路有待发展的技术条件。

遗传算法及其进化硬件设计研究

遗传算法(Genetic Algorithms,GAs)是进化计算中的重要领域,也是人工智能迅速发展的重要领域,它是一类模拟自然进化过程和达尔文“适者生存”的算法。这一算法企图通过使用诸如交叉、变异等算子从先前的候选解中生成最佳解。进化硬件(Evolvable Hardware,EHW)则是受自然进化得到灵感、设计硬件系统的新型设计方法,它是进化计算技术和电子硬件结合的产物。本文给出GAs在计算机模型中的基本概念,讨论进化再配置硬件的设计,最后给出几个进化实验的例子。

基于可进化硬件的容错技术及其原理

可进化硬件客错技术是一种模仿生物进化过程的容错方法。随着进化算法的发展和可编程器件的应用，现已成为世界各国容错计算技术领域新的研究方向。可进化硬件容错技术不是采用传统的静态冗余技术实现容错，而是利用可进化硬件本身固有的特性实现客错。本文重点论述了可进化硬件技术的两个基本要素，即进化算法和可编程器件；并分析了可进化硬件的容错原理和实现方法。

用于进化硬件的遗传算法的选择策略初探

对遗传操作的选择策略进行了理论和实验研究.以可编程树型结构函数为进化硬件的实验目标模型,对精英保留、锦标赛选择和赌轮选择策略进行了分析与实验,探讨可节省硬件资源消耗,且可加速搜索的适于硬件化的选择策略.

进化硬件在数字电路设计中的应用研究

进化硬件在航空航天电子系统中有巨大的应用价值和潜力。目前,电路进化设计是进化硬件研究的主要方向之一。本文介绍了进化硬件的原理,并针对平台中算法的早熟和收敛速度慢的缺点,改进了原有算法。同时,指出不同类型数字电路在进化中的区别,并以典型电路为例分别进行进化,对结果进行了比较分析,验证了所用算法对进化不同类型电路的有效性。

进化硬件异构系统技术研究

针对传统同构系统对于共模干扰的影响容易引发并发故障问题,设计一种容错能力更强的异构冗余系统.从图论中得到启发,结合多目标遗传算法,给出异构系统设计的原理与流程,构造了异构度更高的冗余系统,从而增强了系统的容错性能.以D触发器作为设计实例,结果证明了基于多目标进化设计的异构电路所组成的异构系统具有更好的容错能力.

一种新的电路设计和实现方法——进化硬件

该文介绍了一种新的电路设计和实现方法——进化硬件(EHW)。概述了进化硬件的有关概念和国内外的相关研究情况,简要介绍了有关的进化算法和进化硬件的FPGA实现方法及其应用,讨论了现阶段进化硬件在实现上存在的一些问题,并对进化硬件的发展方向和应用前景进行了展望。

基于可进化硬件的FIR数字滤波器设计

本文介绍了可进化硬件的机理和相关技术,阐述了一种基于进化论中遗传算法的大规模电子电路设计方法,用可进化硬件设计出了有限冲击响应数字滤波FIR系统,利用VHDL语言在QUARTUSII对设计进行仿真,得到了较好的效果关键词:遗传算法;可进化硬件;FIR;EHW;FPGA;

进化硬件发展综述

进化硬件是进化算法和可编程芯片相结合的研究热点。介绍了进化硬件的由来和基本概念,总结了国内外主要研究者的研究成果。分析了进化硬件发展中面临的问题,讨论了解决对策,展望了发展前景。

基于函数级FPGA原型的硬件内部进化

电路进化设计是现阶段可进化硬件 (EHW)研究的重点内容 .针对制约进化设计能力的主要“瓶颈”,该文提出并讨论了一种简洁高效的内部进化方法 ,包括基于函数变换的染色体高效编码方案、与之配套的函数级 FP-GA原型和进化实验平台以及在线评估与遗传参数自适应方法等 .交通灯控制器、4位可级联比较器等相对复杂且具应用价值的电路的成功进化 ,证明该方法适用于组合、时序电路的进化设计 ,并可显著地减少运算量 。

一种新型的单芯片级可进化硬件系统

针对可进化硬件(EHW)系统的需求,设计实现了FDP-2-SOPC芯片,芯片中嵌入了CPU和FPGA两种IP核,可实现硬件电路的重构和进化;以该芯片为系统核心建立了一种新型的软硬件结合的单芯片级EHW系统.为了提高电路重构速度,设计了针对EHW需求的快速局部重配置技术;为提高遗传算法的执行速度,设计了专用的随机数产生器;为了减少软硬件开发相关性并降低系统开发的难度,满足不同适应度评估方案的需求,提出了一种灵活友好的数据交互技术;并开发了合适的遗传算法.在此单芯片级EHW系统上进行了电路自进化实验,实验结果表明,该系统可正确地实现硬件电路的自重构、自进化,在进化速度上优势明显:针对同样的目标电路进化,在进化算法性能相近的前提下,该系统的进化时间相比FPGA+PC系统提高了一个数量级.

使用可进化核在线进化算法级数字硬件系统

提出一种基于可进化实时可参数化核(RTP核)的算法级数字硬件在线进化设计方法,可根据用户设计实时改变软I核的功能.给出可进化RTP核的概念和模型,并以HDB3编码器设计为例,给出可进化RTP核的进化设计方法和基于可进化RTP核的数字系统设计方法.使用可进化RTP核可以实现任意算法级数字硬件系统的在线进化、自适应与自修复,为进化硬件的工程应用提供了一种可行的实现方法.

模拟退火与遗传算法结合的数字FIR滤波器硬件进化算法

为提高数字FIR滤波器进化硬件的寻优性能,将模拟退火与遗传算法结合的新型算法作为其进化算法.该算法是在对进化硬件种群进行遗传算法操作之后,从种群中选择适当的个体进行模拟退火操作,退火的温度随着遗传算法进化代数的增加而逐步降低,直至达到优化目标.为满足算法处理能力的要求,硬件系统采用平台式FPGA的可编程SoC结构.仿真实验结果表明:以模拟退火算法为辅助的遗传算法比单纯的遗传算法在数字FIR滤波器进化系统上有着相当的优势.

数字系统硬件在线进化技术研究

电路的在线进化设计是通过演化的方式实现电路的功能,可视为进化算法与可编程逻辑器件的结合;针对制约进化设计能力的主要“瓶颈”一染色体过长导致进化设计受限,文中一方面结合FPGA中的逻辑资源,采用基于LUT(查找表)逻辑功能与连线的分段编码方案,降低染色体长度,另一方面,采用了改进了的进化策略(ES),以克服算法的早熟并加快收敛速度;文中以两位乘法器电路的在线进化作为实例,给出了具体的实现方法。