几种非理想CCI连续时间积分器的误差函数分析

本文应用积分器的误差函数分析了几种基于第２代电流传输器（ＣＣＩ）连续时间积分器的非理想效应，导出了积分器误差函数与ＣＣＩ的直流增益和有限带宽之间的关系，并用实验验证了分析结果。

一种基于全差分积分器的时钟稳定电路设计

设计了一种用于超高速A/D转换器的时钟稳定电路。利用全差分连续时间积分器将差分时钟信号的占空比量化为电压信号,再通过跨导放大器产生控制电流来调整输出时钟的共模电平,达到调整输出时钟占空比的目的。电路采用0.18μm标准CMOS工艺进行设计,工作电压为1.8V,在2GHz的最高时钟频率下,将占空比为20%~80%的输入时钟信号调整为（50±1）%,输出时钟抖动小于132fs,具有抑制时钟抖动的能力。

高速低抖动时钟稳定电路设计

基于0．18μmCMOSMixedSignal工艺，设计实现了用于高速ADC的低抖动时钟稳定电路。在传统延迟锁相环结构（DLL）时钟电路研究基础上进行改进：设计基于Rs锁存器的新型鉴相器，消除传统鉴相器相位误差积累效应；采用连续时间积分器取代电荷泵进行时钟占空比检测，减小由于电荷泵充放电电流不一致而导致的误差。芯片面积为0．339mm×0．314mm，后仿真结果表明，在20～150MHz宽采样频率范围内，实现10％～90％占空比的输入时钟自动调整至（50±0．15）％，且锁定时间小于100ns，抖动为0．00127ps@150MHz，满足高速高精度ADC时钟性能要求。

一种用于驻极体麦克风的CT-SC Σ-Δ调制器

传统的模拟麦克风由于自身抗干扰能力差,很难满足新一代音频系统对输入端的要求,文章提出了一种用于数字麦克风的CT-SC Σ-Δ调制器技术,将CT积分器和SC积分器结合在一个Σ-Δ调制器中,可以与驻极体麦克风进行无缝连接,能够将麦克风产生模拟信号直接转换成后续数字设计平台所需的数字信号。测试结果表明,CT-SC Σ-Δ调制器动态范围达到88 dB,等效输入参考噪声为5μV,正常工作功耗为540μW,休眠模式下消耗电流不超过10μA;与传统模拟麦克风相比,CT-SC Σ-Δ调制器构成的数字麦克风可以提供更好的信噪比、更高的集成度、更低的功耗和更强的抗干扰能力。

一种高速高精度时钟占空比稳定电路

设计了一种高速高精度的时钟占空比稳定电路。采用全差分连续时间积分器将时钟占空比量化为电压信号,积分器对占空比偏差的累积效应可使电路达到很高的调整精度。采用跨导运算放大器将电压信号转换为电流信号,并加载到输入时钟缓冲器上,改变其输出时钟的直流电平,从而调整输出时钟的占空比,避免了调整输出时钟上升/下降沿带来的较大抖动。采用TSMC 0.18μm CMOS工艺进行设计,电源电压为2V。当输入差分时钟频率为1.6GHz时,可以将占空比范围为20%~80%的输入时钟信号的占空比均调节至(50±0.5)%,且输出时钟抖动小于159.398fs,适用于超高速的信号处理系统。

可调节型低抖动时钟占空比稳定电路的设计

介绍了一种用于高速流水线ADC双沿采样的时钟占空比稳定电路。在传统占空比稳定电路的基础上，增加合连续时间积分器的反馈环路，并设计了时钟周期检测电路，同时可通过SPI配置积分器的参考电压，在片外调节芯片制造过程中产生的误差，并在前端增设一个高增益带宽时钟放大器，用来放大幅度很小（Vp-p〈100mV）的差分输入时钟信号。电路采用0．18μm1．8V1P5MCMOS工艺，可对频率范围为50~250MHz、占空比范围为10％～90％的输入时钟进行稳定调节，时钟峰一峰值抖动约为0．3ps@250MHz。

用于高速传感器的宽频差分50%占空比校正器

提出了一种用于高速传感器的宽带差分50%占空比校准电路。与传统CMOS模拟占空比校准电路相比,所提出电路结构简单工作稳定,并且证明了该电路的最高校正频率可达4 GHz。所提出电路中的占空比检测器采用基于低通预滤波的连续时间积分器和带有源耦合逻辑结构的时钟缓冲器链。采用了0.18μm CMOS工艺,并针对高速应用条件进行了优化。实验结果表明,所提出电路在500 MHz至4.0 GHz频率范围内正常,可接受的输入占空比为30%~70%。在4 GHz输入信号条件下功耗为5.37 m W,输出抖动为19.3 ps。测试芯片面积为550μm×370μm。

一种固定下降沿的高精度时钟占空比调整电路

提出了一种基于连续时间积分器的高精度占空比调整电路，利用积分电压控制倒相器上升沿延迟，并进一步通过触发器合成50％占空比时钟。电路采用CMOS0．35μ m2P4M混合电路工艺实现。后仿结果表明，该电路能将30％～70％占空比的输入时钟自动调整至50％±0．2％。电路结构简单，芯片面积约为0．18mm×0．12mm，仿真功耗仅为0．2～0．4mW。该调整方法本身受电路、工艺失配影响小，且调整过程中保持调整前后下降沿对齐，便于与锁相环或延迟锁相环结合，进一步在调整占空比的同时，改善输出时钟的其他性能。