一种并行结构的二维正/逆整数变换处理器

提出了一种适用于MPEG-4AVC/H.264压缩编码标准的二维正/逆整数变换处理器.利用正/逆变换的相似性和对称性实现高度并行结构,采用一维正/逆变换单元复用的方式来实现二维正/逆变换,用并行寄存器组实现矩阵转置运算.在0.35μm工艺下,其逻辑门数仅为3524,处理速度大于120MHz.

基于FPGA的AVS反变换的设计与实现

根据AVS音视频编码标准中提出的反变换算法设计了一个基于FPGA的高效的反变换实现框架和方案。提出了一种新颖的一维反变换方法,不仅可以大大节约硬件资源,而且速度非常快。该反变换实现方案经过仿真验证,可以被用于1920×1080高清图像的AVS解码芯片中。