一种2 Gbps的多数据包透明传输机制

基于模块化设计方法对 RocketIO 发送器的吉比特数据发送策略进行了深入研究,提出了一种速率为2Gbps 的多数据包透明传输的机制。根据此机制,仅配置3个包格式寄存器则可实现对 RAM 内数据以任意要求的格式发送,从而解决了利用 RocketIO 发送数据固有的可升级性差的问题。该透明发送机制展示出其运用 Verilog HDL 高级语言的设计思想,以及升级性好、复杂度低、实现简单的优点。该方案已在 Xilinx 公司的现场可编程门阵列(FPGA)器件 XC2VP20上得到了实现,验证了基于这一发送机制的设计方法的有效性和可行性。该研究对其它高速串行数据传输标准具有广泛的应用价值。