基于WSAR-ADC的降压型DC-DC控制器设计

设计了一种基于加窗逐次逼近寄存器(WSAR)模拟数字转换器(ADC)的降压型DC-DC控制器,这种WSARADC适用于数字电源系统,通过对输入电压进行加窗处理,能有效地降低芯片的复杂度;并利用蚁群算法,对该DC-DC控制器的比例积分微分(PID)参数进行了整定,使得整个系统能够稳定工作。电路使用BCD(Bipolar/CMOS/DMOS)0.5μm工艺,输入电压3.3 V,输出电压1 V,设计最大负载电流2 A,纹波小于9 m V,开关频率500 k Hz。经过验证,该降压型DC-DC控制器能满足数字电源的采样需求。