逐次逼近式A/D转换器分解式原理验证实验设计

针对逐次逼近式A/D转换器转换速度快,用集成芯片难以设计原理验证实验的问题,利用分立元件结合逐次逼近式A/D转换器的转换原理,设计并实现了展现该转换器转换过程的原理验证实验。实验电路设计中将逐次逼近式A/D转换器的内部组成部分:D/A转换器、去/留码逻辑电路、环形计数器等电路分别用分立元件搭建并实现。利用按键实现了对该转换器实验的每一个转换节拍的控制,将每一个实验转换码的加码、试码、比较、判断等过程逐一显示。设计的实验增加了学生的参与感,使得学生通过对转换过程的分解操作、观察和测量加深了对逐次逼近式A/D转换器转换原理的理解,达到了很好的实验效果。

用ispPAC20和isp1032实现可编程逐次逼近式A/D转换器的研究

ｉｓｐＰＡＣ２０在系统可编程模拟器件集放大器、比较器、Ｄ／Ａ转换器为一体，可灵活、方便地完成放大器、有源滤波器、方波发生器等模拟电路单元的设计。还可将其与ｉｓｐ１０３２结合实现可编程的逐次逼近式Ａ／Ｄ转换器。本文给出了一个设计实例，它具有控制灵活，可方便地嵌入到电子系统设计中的优点。

一种8通道12位逐次逼近式A/D转换器的设计

设计实现了一个8通道12位逐次逼近式A/D转换器。A/D转换器内部集成了多路复用器和并行到串行转换寄存器、复合型D/A转换器,实现数字位的串行输出。整体电路采用HSPICE进行仿真,转换速率为133 ksps(千次采样每秒),转换时间为7.5μs。通过低功耗设计,工作电流降低为2.8 mA。芯片基于0.6μm BiCMOS工艺完成版图设计,版图面积为2.5 mm×2.2 mm。

低功耗高精度逐次逼近型模数转换器的设计

为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103/s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调功能,在比较器设计中引入预增益级和锁存级.该模数转换器已在标准数字互补性金属氧化物半导体工艺下实现.测试结果表明,该转换器积分非线性度小于1个最低有效位(LSB),差分非线性度小于0.5 LSB.在200 kHz采样率和191 Hz输入信号频率下信噪比为59 dB,并且在5 V供电电压下功耗为2.5mW,芯片面积为1.3 mm2,其性能已达到ADC高线性度和低功耗的设计要求.

超小面积超低功耗9位模数转换器

设计了一种40 nm CMOS技术下的9位差分逐次逼近式(SAR)模数转换器(ADC)。通过理论推导计算电容器失配误差和寄生效应的影响,结合MATLAB软件特点建立了快速蒙特卡洛仿真模型,模型可根据ADC各项关键参数约束,实现多结构性能比较算法。根据工艺参数和版图提取信息,将实际参数代回仿真模型进行快速验证,极大降低了架构调整带来的迭代成本。最终实现的ADC硅片面积仅为0.0043 mm^(2),在125 kS/s采样率下测得的功耗开销仅为360 nW,对于2.6 kHz的1.8 Vpp输入信号实现了8.4 bit的有效位数(ENoB)和68.8 dB的无杂散动态范围(SFDR)。

轨道衡数据采集扰动补偿的研究

选用电阻应变式称重传感器来采集测量信号,对轨道衡数据采集扰动补偿分析,去除了电源干扰;因此,其测量精度高,稳定可靠。

AD574在工频弱磁测量仪中的应用

在简要介绍自行研制的工频弱磁测量仪的基础上,论述了12位逐次逼近式 模数转换芯片AD574的原理以及在测量仪中的具体应用,给出了AD574与 8032单片机的接口电路以及中断服务程序。

一种采用新型逻辑算法的SAR ADC

基于SMIC 40nm CMOS工艺,设计了一种12位逐次逼近寄存器式模数转换器(SAR ADC).在正常工作模式的基础上,增加了当模拟输入信号变化缓慢时,锁定前4位,仅转换后8位的工作模式,降低了ADC的功耗,提高了ADC的采样率,同时分辨率保持不变.当模拟输入信号变化较大时,ADC又可重新回到正常工作模式.在1.1V的电源电压,3.6 MS/s的采样率下,ADC总功耗为43μW,品质因数FOM为10.1fJ/(conv.·step).