用VHDL设计通用异步接收/发送器

分析了通用异步接收/发送器(UART)的功能特点,采用VHDL作为硬件功能描述方式,并结合现场可编程逻辑门阵列(FPGA),实现了一个可编程的通用异步接收/发送器UART模块,它完全符合标准的UART通信协议,可以用来连接电脑、微控制器、微处理器、DSP芯片等器件,实现系统的高速串行通信,从而增强系统的通信接口控制能力。

通用异步接收器和发送器ST16C550的结构及应用扩展

16C550是通用的异步接收器和发送器，它具有16字节发送和接收FIFO，还有一个可编程的波特率发生器，以提供选择发送和接收时钟频率。范围从50bps到1．5Mbps。

鱼雷数字信号处理机异步串口通信接口电路设计

高速数字信号处理芯片(DSP)在鱼雷数字信号处理领域得到了广泛的应用,在这类器件中,大部分没有异步通信串口,使得它和低速设备的通信受到限制。文中介绍了ADSP-21160数字信号处理芯片和TL16C752B两路通用异步接收/发送器(UART)接口芯片的功能,给出了ADSP-21160通过TL16C752B与全雷管理中心、系统检查台进行异步串口通信的硬件连接电路原理图,设计了UART初始化软件和查询方式读/写数据流程,解决了高速DSP和全雷管理中心、系统检查台低速设备通过异步串口通信的问题。

基于TMS320VC5402和PC机的语音采集设计

详细介绍了由DSP(TMS320VC5402)和PC构成的语音采集系统,在此基础上给出了具体的硬件接口电路以及软件设计方法和说明.

一种新颖的UART自适应波特率发生器的设计

实现了一种应用于UART中的自适应波特率发生器的设计。设计通过使用计数器和边沿检测器对串行线路上的一个低电平周期进行精确计数,然后经过一系列比较迭代,最终得出串行线路数据波特率。利用Quartus软件工具完成电路物理设计、仿真及综合,结果表明电路能正确地探测出串行数据波特率。最后将电路实现于CycloneII系列FPGA上。运用该电路可以简化UART接收器部分设计。

基于ISP微控制器的PLC实现方法

介绍采用带有ISP功能的微控制器实现可编程序控制器PLC的设计思路、硬件构成和实现方法 。

电网分析仪与PC机间串行通讯的设计与实现

文中研究了PC机和电网分析仪组成上位机和下位机之间的通讯过程 ,该通讯过程采用MODBUS协议。给出了用VB实现上位机监控软件的方法和下位机对上位机的通信实现。

串口转以太网模块配置软件设计及实现

采用串口转以太网模块使现有串口设备具备联网功能是一种低成本实用的解决方案。在使用之前,需要根据具体应用环境对串口转以太网模块的串口参数以及网络参数进行设置。对上位机与串口转以太网模块间的通信协议进行了详细阐述,采用UDP广播通信方式,由上位机通过网口对模块进行参数配置。在Visual Studio 2012下,用C#编程实现了一套配置软件。配置过程中,上位机和模块可以跨网段通信,避免需预知模块初始IP以及更改上位机IP地址的麻烦,使用更方便。

基于Verilog HDL的UART IP的设计

通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用。介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果。结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中。

一种应用于串行通信中抗噪声接收电路的设计

文章实现了一种应用于串行通信中的抗噪声接收电路的设计。UART被广泛应用于在远端设备之间进行串行通信,传统接收电路在位周期的中央对信号进行采样,但是由于各种随机噪声的干扰,会引起数据采样错误,造成通信出错。文章提出的设计方法是利用一个累加器在一个特定窗口周期内对串行数据进行采样并累加,再根据累加和判断出窗口期内正确数据位,从而滤去串行线路上的噪声得到纯净的串行数据,这大大增强了串行通信的可靠性。文章利用Quartus软件对设计进行编译、综合、仿真。仿真结果表明该电路能有效滤去串行线路上噪声,极大增强了接收电路的抗噪声性能。

基于AMBA总线的UART模块设计与验证

随着微电子技术的快速发展,电子设备逐渐趋向于小型化、集成化且要求设备功耗低、体积小、重量轻、可靠性高,因此在芯片设计中集成UART模块已成为一种趋势。介绍了一种基于AMBA总线的UART模块设计与验证方法,该设计采用了自顶向下和有限状态机相结合的方法,并且在ISE开发平台上采用Verilog HDL语言实现了UART模块的设计,最后借助于FPGA验证平台进行验证。结果表明,基于AMBA总线作为标准接口实现UART模块的设计可以传输准确的数据,可以满足扩展UART通信接口的要求。

基于FPGA的UART通信接口设计与实现

通用异步接收发送器在嵌入式系统设计以及SOC设计中得到了广泛的应用。介绍了一种以状态机控制为核心、波特率可调整的UART通信接口在FPGA上实现的方法。设计利用Verilog HDL描述完成设计,进行了多种波特率的功能测试,最后给出了FPGA上的综合实现与验证仿真,仿真和综合结果显示整个设计正确、可靠。设计可经过简单修改形成IP核直接移植至系统设计中,提高了设计效率。

基于CPLD的时间信号精确同步研究

电磁波阵列数据采集系统要配合井中大功率电磁脉冲源使用,为了能够严格同步发射地震波、采集反射波,需要精确的时间同步信号。主要论述在复杂可编程逻辑器(CPLD)的控制下,结合恒温晶振(OCXO),实现全球定位系统(GPS)失效情况时的精确时间同步。在设计中采用CPLD作为GPS和OCXO同步时钟的控制和数据处理CPU,加速数据处理进度,提高了同步精度,在GPS失效时实现秒脉冲的平滑切换。且用CPLD取代在同步时钟设计中应用较多的单片机结构,使系统更小功耗更低。

AFC系统中多串口技术的实现

本文主要介绍了AFC系统车站级设备，通过多串口技术实现主机对多个子设备进行控制的硬件及软件主要过程。

AES密码算法的FPGA优化设计

主要介绍基于FPGA的AES算法优化设计。从AES加密算法的介绍、Rijndael算法的描述、AES密码算法的优化设计、AES密码算法的FPGA实现、PC机与FPGA的通信设计等方面论述实现硬件加密的方法、手段、可行性和优越性;实现了基于FPGA技术的Rijndael算法,并给出了相应的各种仿真波形和结果。

调试程序新方法

介绍一种调试程序的新颖方法。采用该方法可大大提高研制设备的可靠性。提供一个用FPGA实现有16字节FIFO的通用异步发送器的设计。