通用验证方法学在核安全级仪控平台的应用

核电数字化仪控系统需要高可靠性和安全性,对其进行充分的验证和测试至关重要。为促进FPGA技术在核电行业发展,需要能够被普遍认可的FPGA验证方法。然而现阶段的国际标准和研究报告(如IEC62566和NUREG/CR-7006)仅阐述了基于FPGA核安全级仪控系统的生命周期,并未涵盖具体的FPGA验证方法。因此,本文将介绍通用验证方法学(UVM)在核安全级仪控平台(NASPIC)FPGA软件自动化测试方面的应用,为同行提供一个技术参考。本文首先介绍UVM的架构,叙述基于UVM的FPGA验证平台搭建流程;其次,本文描述了NASPIC平台高速串口收发器(transceiver)的测试流程;最后,通过对比UVM与传统FPGA验证方法,说明UVM的优缺点。

基于UVM的异步接口CAN控制器验证平台

针对带有异步接口的CAN控制器,设计实现了一种基于UVM的随机化、可重用的功能验证平台。该平台使用面向对象的UVM类搭建,代码可重用性更强,开发周期更短;引入随机化程度更高的激励加快功能验证的收敛速度,且更加贴近芯片的实际应用场景;自动化比对机制可以实时地输出结果报告,便于问题的定位和调试。平台独创性地实现了CAN总线代理器和异步接口驱动器两个组件,兼容CAN 2.0B标准协议和Intel/Motorola异步接口时序,实现了平台与DUT的数据交互。实验结果表明,设计验证平台可以有效验证待测设计异步接口CAN控制器。

基于UVM的报文验收滤波模块验证方法

针对当前芯片验证平台搭建速度慢和验证覆盖率收集困难的问题,提出一种基于通用验证方法学(UVM)的报文验收滤波模块验证方法。该方法利用Python脚本语言搭建UVM平台框架结构,引入随机事件种子并结合可约束随机测试技术收集验证覆盖率,实现报文验收滤波模块的验证。测试结果表明,该方法收集模块功能的验证覆盖率为100%,与Verilog语言搭建的验证平台相比,代码数据量减少94%,缩短验证平台搭建时间。

一种可暂停的低功耗DMA控制器设计及验证

通过分析直接内存存取(DMA)控制器的工作原理和主要功耗来源,发现其在空闲状态时依然存在功耗较高的问题,为了解决空闲状态功耗损失问题以及满足DMA控制器实际传输过程中可能出现的暂停需求,提出了一种可暂停的低功耗DMA控制器设计方案。采用自适应时钟控制机制,通过加入时钟门控技术,根据DMA数据传输需求动态调整时钟,使DMA引擎模块功耗降低了62%。针对暂停需求,采用了一种可暂停的控制策略,通过加入暂停指令,实现对DMA传输的实时暂停和恢复,提高了DMA控制器的灵活性。为了保证DMA控制器功能的正确性和完备性,采用基于覆盖率驱动验证(CDV)的验证策略,划分DMA控制器的功能点,针对每个功能点编写测试用例,搭建通用验证方法学(UVM)仿真验证平台,进行大量随机测试和定向测试,给出了测试的结果以及完整的覆盖率分析结果。

一种SSD主控芯片数据加解密模块的设计与验证

为了增强固态硬盘(Solid State Disk,SSD)的数据安全,介绍了SSD主控芯片中一种满足《安全芯片密码检测准则》二级要求设计的数据SM4加解密模块。另外,为了验证模块设计的正确性,介绍了基于通用验证方法学(Universal Verification Methodology,UVM)设计的自动化验证平台,以设计功能点和代码覆盖率为衡量指标,数据加解密模块被该验证平台较充分地验证,最终达到片上系统(System on Chip,SoC)的流片交付标准。

基于UVM的AXI4总线自验证平台设计

基于通用验证方法学(Universal Verification Methodology, UVM)搭建了可用于AXI4总线协议的验证平台,该验证环境针对基于AMBA总线的AXI4 IP功能的验证需求搭建。该验证平台结合通用功能组件设计总线功能模型,设置受约束的随机激励与定向测试,构造不同的测试用例,完成验证结果的自动校验,提高了验证效率和平台的可移植性。在AXI4多主多从的互联结构下,对乱序传输、突发传输以及混合交叉读写类型等进行充分验证。验证进度可从仿真日志、覆盖率指标以及波形图直观判断,搭建的验证平台完成了AXI4总线的验证任务。

基于UVM的可重用硬件加速器验证平台

验证平台主要通过覆盖率驱动的收敛技术,并结合定向测试与可约束的随机激励,对多核加速器芯片中的IP进行功能型验证。验证环境按照卷积神经网络硬件加速器的验证需求搭建,对设计中卷积、激活、池化、全连接的功能层和基地址和数据偏移等数据流控制功能验证。实验结果证明,验证平台按照通用验证方法学(Universal Verification Methodology,UVM)中的机制,量化验证进度,确保功能模块的验证完备性;经过少量修改即可对不同结构层的神经网络模型的硬件加速器验证平台重用,缩短了验证周期。

通用校核验证方法研究

建模与仿真的校核、验证和确认(VV&A)是建模与仿真应用取得成功的重要保证,但VV&A付诸实践难度大,一定程度上制约了建模与仿真的发展,加强VV&A方法研究具有重要的理论价值和现实意义。通用校核验证方法(GM-VV)主要用于制定、组织、管理建模与仿真(M&S)的校核及验证(V&V)工作,作为一种普适性、综合性方法已成为国际仿真互操作标准组织(SISO)推荐的V&V标准指导文件。研究了GM-VV方法的技术框架,详述了概念框架、实现框架和剪裁框架及它们之间的关系,以及基于GM-VV在一些仿真应用中开展V&V工作的案例。研究表明,针对M&S的特定用途,利用GM-VV提供的技术框架能有效地证明M&S产品能否被接受,GM-VV是实现优质V&V的一种有效途径。

基于UVM的寄存器验证自动化方法

提出一种运用RAL,基于UVM方法学的寄存器验证自动化方法。RAL模型继承了寄存器模型的优点,去除了一些缺点可以更加灵活和快速地完成寄存器验证。分析RAL模型的实现过程,包括RAL模型的原理、生成方法、在平台中的应用和工作过程。仿真结果证明通过RAL模型进行寄存器验证的正确性。RAL模型可实现寄存器验证的自动化和可复用,提高了寄存器验证的可靠性。RAL模型的使用可大大提高寄存器验证的效率。

无源光网络系统中基于UVM的DBA验证

在第五代移动通信技术(5G)通信中,动态带宽分配(DBA)作为无源光网络的关键技术之一,随着其不断优化自身性能,芯片功能的复杂度日益增长,对其逻辑功能的验证显得尤为重要。文章提出了一种无源光网络中的DBA模块验证平台架构体系。该平台基于通用验证方法学(UVM)框架调用System Verilog(SV)参考模型,以少数用例覆盖大量场景,实现了对DBA流量需求和下发授权功能点的验证和结果自校验,寄存器转换级电路(RTL)代码覆盖率可达95%以上。仿真表明,该验证平台支持DBA的系统级验证,支持框架复用和自动化数据对比,可满足验证的各项需求,为DBA的性能测试提供了一个高效和全面的验证环境,大大提升了验证效率。

基于UVM的FPGA数字下变频模块级验证方法的实现

为了解决使用FPGA开发数字下变频(Digital Down Conversion,DDC)模块的验证需求,提出并实现了一种基于UVM(Universal Verification Metodology,通用验证方法学)的验证平台.该验证平台以数字下变频模块为验证对象,以UVM提供的基类验证组件为架构搭建而成,通过C函数模型的调用,串行参数的解析等方式发送不同类型的激励数据至DDC模块;同时,验证平台自动采集经频谱搬移和滤波处理的基带IQ数据,在与参考模型进行对比后自动将正确的数据导出并写入文件进行频谱分析.在验证过程中对UVM特性机制的大量运用在保证测试效率的同时提高了可重用度.

基于UVM验证方法学的SWP接口模块验证方法

本文提出和实现了一种基于通用验证方法学(Universal Verification Methodology,UVM)的单线协议(SingleWire Protocol,SWP)接口模块验证方法。通过此验证方法实现的验证环境可以对SWP接口模块进行充分验证。具体来讲,通过引入随机激励提高了验证效率,通过添加计分板组件实现了通信数据的自动比对。此外,本方法中层次化的验证组件还可重用到类似的接口模块验证中。

基于UVM的PCIe桥接芯片验证平台设计

RapidIO协议是一种针对高性能嵌入式系统需求而设计的包交换互联协议,PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准,能够提供点对点双通道高带宽传输.现有的国产CPU均不支持RapidIO接口,只能通过PCIe转RapidIO桥接芯片才可以连接到交换网络中,研制国产化PCIe桥接芯片对国产CPU的推广具有重要意义.通过在传统UVM(Universal Verification Methodology)架构的基础上进行优化,在计分板(Scoreboard)中采用基于单描述符实时比对的方法,比对数据改为从PCIe VIP(Verification Intellectual Property)的数据链路层中选取,使BDMA(Block Direct Memory Access)引擎的内存占用率减小了30%,验证平台总仿真时间缩短了25%;采用寄存器模型自动化集成的方法,对寄存器进行前门和后门交叉访问,可对寄存器的属性和初始值进行快速验证,使寄存器的总验证时间降为原来的20%,并且正确率可达95%以上,该方法特别适用于对同一寄存器各位域属性不同的寄存器验证;对代码覆盖率进行了收集,达到了覆盖100%的预期要求,该平台可用于数字芯片的验证.

UVM验证方法在机载电子硬件中的应用分析

UVM验证方法广泛应用于通用电子领域，而其是否同样适用于航空等高安全领域成为适航审定局方和工业方需要解决的问题。说明了UVM验证方法的特性及验证机制，分析了适航标准中的相关要求及考虑，并给出了机载电子硬件研制过程使用UVM验证方法的相关建议，以推广UVM验证方法。

基于UVM平台实现SDHost控制器的验证

随着数字信息技术的发展,SDHost控制器的应用逐渐广泛。本文对SDHost控制器的相关功能进行验证,基于UVM验证方法学搭建完整的验证平台,通过直接测试和大量的随机测试案例以及Makefile脚本自动化编译,完成代码覆盖率以及功能覆盖率的统计,最终代码覆盖率和功能覆盖率均满足要求。UVM验证平台以及自动化脚本的使用提升了验证效率,对验证流程做了简化,同时保证了验证的完备性。

基于UVM的电子标签验证平台的设计与实现

射频识别电子标签(RFID)芯片具有命令多、状态多、Memory容量大、分区多等特点,这些特点增加了芯片仿真验证的工作量和难度。为了解决Verilog语言搭建的传统电子标签验证平台测试例数量众多和验证场景不全面的问题,基于通用验证方法学(UVM)搭建了一套随机化可重用的电子标签验证平台。相比于传统验证平台,新的验证平台采用事务级建模和分层的激励产生机制,结构清晰,验证用例简洁,运行效率较高,并且功能覆盖率可以达到100%,代码覆盖率也有所提升。

覆盖率驱动的APB_I2C IP核的验证和实现

在APB总线和I^(2)C外围设备通信的SOC应用场景中,传统验证方法存在效率低、可重用性差的缺点,为做出改进,使用UVM对Synopsys的APB_I^(2)C VIP模块进行验证平台和验证环境的搭建,实现对寄存器访问、数据收发及格式转换、中断及轮询操作模式等功能的验证。通过实验得到的仿真波形与覆盖率等结果表明,该平台具有较好的可重用性,能够满足处理器通过APB总线与外围设备进行通信的实际应用需求,有利于提高验证人员的工作效率。

采用UVM的数字抽取滤波器的验证

采用通用验证方法学(UVM)搭建验证平台,以Sigma_Delta A/D转换器中的数字抽取滤波器为验证对象,重点分析UVM验证平台的设计方法.利用该UVM验证平台,产生随机化的测试向量,对数字抽取滤波器模块进行全面的验证,最终达到覆盖率要求.通过与传统定向测试平台的验证结果对比,可以得出使用通用验证方法学的验证效率与验证能力更高.

基于UVM和AXI VIP的SoC外设组件仿真模型设计

随着片上系统(System on Chip,SoC)复杂度和集成度的提高,其对验证效率的要求也不断提高。传统的瀑布形式的系统设计流程中,各个开发子过程顺序执行。为了将功能模块开发与系统架构验证并行开展以缩短项目的交付时间,提出了一种利用通用验证方法学(Universal Verification Methodology,UVM)验证IP(Verification IP,VIP)进行SoC外设组件快速建模的方法。使用事务级建模(Transaction-Level Modeling,TLM)模型模拟硬件行为代替未开发完成的功能模块产生数据流,使得在设计早期系统架构搭建完成后能更早地开展系统级测试,帮助评估总线架构性能和功能,提高验证效率。以网络处理器芯片中的数据转发模块为例,对SoC外设组件的建模方法进行了介绍,在系统级测试中进行了仿真验证。

基于GRU_LSTM及RL算法的伪随机指令生成器

在CPU验证过程中,传统伪随机指令生成器通过生成大量合法无序的指令序列,从而实现功能覆盖率或代码覆盖率的验证目标。然而,没有趋向针对性的指令生成,为达到指标需要耗费大量的人力及时间成本。该文以一款基于精简指令集(RISC-V)自研核心为例,在基于通用验证方法学(Universal Verification Methodology, UVM)的验证平台上设计出一种伪随机指令生成器,并针对普通伪随机指令生成器覆盖率低、收敛速度慢的问题,建立GRU_LSTM算法模型,并结合强化学习(Reinforcement Learning, RL)算法构建新算法模型RLGRU_LSTM应用于伪随机指令生成过程,并且针对RL方向决策,提出了基于霍夫曼编码的CPU指令包编码方式训练opcode分布,同时融合了CPU指令类型和指令间执行顺序因素,快速捕获人工定向验证预料不到的验证盲点,有效加快了代码覆盖率达到预期的进程。该文着重描述伪随机指令生成器及RLGRU_LSTM算法对模型训练过程的指导。实验结果表明,与直接使用伪随机指令生成技术相比,该方法在约定伪随机指令条目下,相比传统伪随机方法能提高约19%的覆盖率,收敛至目标覆盖率消耗时长减少22%。