一种面向片上互连的自适应通道双缓冲延迟模型

随着集成电路工艺的等比例缩小,互连线延迟相对门延迟增加,导致报文在片上网络路由器之间的传输需要多个时钟周期。但是,在基于信用点流控策略中,物理链路中的寄存器在发生拥塞时不能够缓冲报文。因此,本文提出了一种自适应的通道双缓冲结构,能够在发生拥塞时缓冲报文。通过门级电路的设计和分析,根据逻辑努力方法建立了CDB的延迟模型。延迟模型的准确性利用Synopsys时序分析工具Prime Time在TSMC的65nm工艺库下被验证,两者相差不超过一个τ4。结果表明,在32nm工艺下,1mm长的半全局互连线通道双缓冲(CDB)和简单流水线(SPLS)所需要的级数相同。

双通道SAS／SATA转接驱动器

MAX4952B是双通道缓冲器，用于转接驱动发送和接收通道的SAS／eSATA／sATA信号，支持6．0Gb／s数据传输速率。MAX4952B输入端的高速幅度检测和对应输出端的幅度抑制功能，可有效支持SAS／SATA带外（OOB）信令。SAS模式下，120m VP～P或更小的输入信号被判断为关闭，不会通过器件输出；SATA模式下，

基于嵌入式系统的Internet网络隔离元件设计

现代社会信息高速发展，信息安全也引起人们的高度关注。嵌入式系统的Internet网络隔离元件就是针对信息安全进行设计的，为人们在平时使用网络时进行信息安全防护。