适合RM逻辑实现的逻辑搜索和拆分算法

针对以往算法在搜索适合Reed-Muller(RM)逻辑实现的逻辑子覆盖中存在的不足,提出基于不相交乘积项的搜索方法.该方法通过将逻辑函数转化为不相交乘积项的集合,并搜索符合约束条件的不相交乘积项的多数覆盖以及根据乘积项之间的位操作结果,将逻辑函数拆分成二部分,使之分别适合RM逻辑实现和传统布尔逻辑实现.提出的算法用C编程实现,并用MCNC电路测试.实验结果表明,相比于以往的方法,提出的算法能够有效扩大搜索范围,并且具有运行速度快且对逻辑函数的输入变量数量不敏感等特点.

拆分粒度对FPGA可拆分逻辑结构性能的影响

可编程逻辑块是现场可编程门阵列(FPGA)的核心组成部分(主要由查找表(LUT)和寄存器构成),它的内部结构设计一直是研究的重要方向。可拆分逻辑结构给电路实现带来了灵活性。本文以6-LUT作为研究对象,从拆分粒度的角度出发,研究不同的可拆分因子(N=1,2,3,4)对电路性能带来的影响。仿真实验基于开源的FPGA CAD工具(ABC和VPR)和VPR测试电路集,实验结果表明:a)不同可拆分因子对电路关键路径延时影响不大;b)可拆分因子为2时,电路使用资源的面积和面积-延时积均最小,呈现更好的性能。

适配器与装饰者模式思想在结构化数据处理中的应用

为了解决大规模软件应用拆分后模块间数据通信逻辑复杂度高的问题,本文提出了一种用于结构化数据处理的方法,该方法应用适配器及装饰者模式的思想,将数据处理的逻辑拆分为适配器处理格式、装饰器增强数据、正式数据处理3个步骤,每一步骤之间功能独立,有更好的扩展性和复用性.实践结果证明,该方法使大规模数据处理的逻辑实现具有更高的灵活度和更少的代码量.