期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
三种改进结构型BiCMOS逻辑单元的研究 被引量:9
1
作者 成立 李春明 +2 位作者 高平 王振宇 史宜巧 《固体电子学研究与进展》 CAS CSCD 北大核心 2004年第4期486-492,共7页
为满足低压、高速、低耗数字系统的应用需求 ,通过采用改进电路结构和优化器件参数的方法 ,设计了三种改进结构型BiCMOS逻辑单元电路。实验结果表明 ,所设计电路不但具有确定的逻辑功能 ,而且获得了高速、低压、低耗和接近于全摆幅的特... 为满足低压、高速、低耗数字系统的应用需求 ,通过采用改进电路结构和优化器件参数的方法 ,设计了三种改进结构型BiCMOS逻辑单元电路。实验结果表明 ,所设计电路不但具有确定的逻辑功能 ,而且获得了高速、低压、低耗和接近于全摆幅的特性 ,它们的工作速度比高速CMOS和原有的互补对称BiCMOS(CBiCMOS)电路快约一倍 ,功耗在 6 0MHz频率下仅高出 1 4 9~ 1 71mW ,但延迟 功耗积却比原CBiCMOS电路平均降低了4 0 3%。 展开更多
关键词 双极互补金属氧化物半导体器件 超大规模集成电路 数字逻辑单元 改进结构型 输出逻辑摆幅 延迟一功耗积
下载PDF
高速集成电路接口技术的发展
2
作者 皇甫伟 《微电子技术》 1999年第1期1-5,共5页
关键词 超大规模集成电路 高速集成电路 接口技术 CMOS电路 ECL电路 接口电路 逻辑摆幅 光互连技术 超大规模集成电路(VLSI) 高速接口
下载PDF
A New Type of Power Clock for DSCRL Adiabatic Circuit
3
作者 罗家俊 李晓民 +1 位作者 陈潮枢 仇玉林 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第7期757-761,共5页
An asymmetry power clock,4 phase power clock supplying the power to the DSCRL(dual swing charge recovery logic) adiabatic circuit is presented.It is much simpler than the 6 phase power clock,symmetry power clock,us... An asymmetry power clock,4 phase power clock supplying the power to the DSCRL(dual swing charge recovery logic) adiabatic circuit is presented.It is much simpler than the 6 phase power clock,symmetry power clock,used in the DSCRL adiabatic circuit.Although the 4 phase power clock is simpler,the DSCRL adiabatic circuit still shows good performance and high efficiency of energy transfer and recovery.This conclusion has been proved by the result of the HSPICE simulation using the 0 6μm CMOS technology. 展开更多
关键词 DSCRL adiabatic circuit low power 4 phase power clock energy recover
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部