一种基于动态部分重构的FPGA自修复控制器

由于FPGA具有灵活性高、开发周期短和性能强等优点,被广泛应用于航空航天自动化电子设备中。以航空航天强辐射环境下SRAM型FPGA易受到单粒子效应的影响、会导致电子设备发生故障为研究背景,以提高SRAM型FPGA的可靠性、硬件资源利用率和减少故障修复时间为目标展开研究。基于FPGA动态部分重构技术设计了一种自修复控制器,能够根据系统的故障自检测信号,自主完成FPGA故障区域中部分位流的调度和配置刷新,有效缓解了单粒子应对FPGA器件造成的影响。实验证明:该自修复控制器的可行性和高效性可提高航空航天自动化电子设备的安全性和可靠性。

基于部分重构技术的加密算法实现研究

针对当前可重构计算技术在加密领域的应用中存在性能和资源占用量等方面的缺陷,提出了一种基于部分重构技术的加密算法实现方法.该方法利用Xilinx FPGA具有的基于模块的部分重构能力实现具有对合结构的块加密算法,有效解决了模块间的协同机制、通讯通道设计以及执行时序调整等关键问题.加密算法实现的对比实验验证了该方法的有效性.

基于模块化设计方法实现FPGA动态部分重构

介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则。通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少。

一种应用于SpaceWire路由器动态部分重构的容错技术

为满足航天器有效载荷间高速数据多路传输未来发展和空间抗辐射的需求,研究了一种应用于SpaceWire路由器动态部分重构的容错技术。在SpaceWire总线标准网络层分析的基础上,对cell矩阵无阻塞路由增添HanMing编码实现纠一检二,当检测出大于一个错误不能纠正时,采用局部重构的方式对有误的单个cell单元进行三重冗余重构,同时采用Partition Pin来代替传统的总线宏作为静态模块和动态模块的传输枢纽,并对容错前后路由器的资源和延时时间进行了评估和比较。实验结果表明,比将整个路由cell矩阵三模冗余,该方法能够节约硬件资源和减少延迟时间。

FPGA动态部分重构的研究及位流信息重构的实现

FPGA动态部分重构是目前可重构系统发展领域的一大研究热点。本文首先分析了基于模块和基于差异的动态部分重构的特点,然后提出了一种基于FPGA位流文件的动态重构方法,它能够克服原有重构技术的局限性。最后对该技术下FPGA信息重构的实现进行了验证。

一种利用部分重构技术实现DES算法的方法

针对当前利用可重构计算技术实现DES算法的方法中存在重构性能低和资源占用量大等缺陷,提出了一种利用基于模块的部分重构技术实现DES算法的方法.该方法利用DES具有的对合结构特性进行算法的模块划分,解决了算法部分重构时的模块间通讯和时序调整等关键问题.通过对DES算法的不同实现方案进行对比,验证了该方法的可行性和有效性.

基于FPGA动态部分重构的跟踪匹配滤波器

目前大多数的数字信道化结构多采用均匀信道化方式,信道宽度是固定不可改变的,此时当接收宽带信号时就会存在信道过宽的问题。信道过宽会对信号信噪比的提升造成一定程度的影响。本文在验证了FPGA动态部分重构可行性的基础上提出匹配跟踪滤波器改进了原有的高效数字信道化结构。在保证信号低速处理的同时进一步提升了信号的信噪比。

基于FPGA部分重构的系统综合技术研究

分析了多功能系统综合的经典结构,结合FPGA动态部分重构技术和分区操作系统技术,对可能的改进结构进行了探讨;这些新技术的应用,可减少信号处理模块中器件的数量和模块的体积和功耗;并且可减少多功能系统的模块数量、体积和功耗。

支持动态部分重构特性的异构多核体系结构

嵌入式应用固有的多样性、多变性等特点,及其对系统计算性能的苛刻要求,使嵌入式系统结构面临着严峻的挑战.通过在软硬件协同流程、底层通信接口、并行编程模型及运行环境等方面提供对动态部分重构特性的支持,将动态部分重构技术引入面向服务的异构多核(SOMP)系统,从而在不损失系统计算性能的前提下,有效地提高系统的灵活性,使系统满足更多嵌入式应用的要求.SOMP原型系统已在基于Xilinx Virtex-5FPGA芯片的开发板上实现.此外,支持动态部分重构特性的SOMP体系结构的正确性及其带来的灵活性优势通过实验得以验证.

基于部分重构的SRAM型FPGA单粒子翻转模拟

介绍了一种基于部分重构技术的SRAM型FPGA单粒子翻转模拟方法.针对SRAM型FPGA的单粒子翻转特性,建立了一种能够模拟不同线性能量转移(LET)值和注量率(Flux)重离子入射的故障注入模型.该模拟方法可用于对SRAM型FPGA应用电路采用的抗辐照加固效果进行定量预评估,验证不同加固方案的有效性,同时还可减少辐照试验的次数,降低试验成本.基于Virtex-4SRAM型FPGA,针对三模冗余(TMR)的单粒子翻转加固方法进行了定量评估.评估试验结果表明,该方法较好地模拟了入射粒子LET值和系统电路失效率之间的关系,验证了三模冗余加固方法的有效性.

基于FPGA动态部分重构的D/TMR系统设计

在空间环境中,系统的可靠性是保障系统正常运行的关键。针对此问题,提出了一种基于FPGA动态部分重构的D/TMR系统设计,正常工作时采用DMR系统,具有较低的面积开销和功耗;当系统出现故障时,利用FPGA部分动态重构技术切换为TMR系统,不需要额外的故障检测与定位电路,就可以保持系统功能的连续性与可靠性。经实验验证,该设计方案具有可行性。

FPGA部分重构系统设计与实现

凭借开发周期短、使用场景灵活等优点,现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)在电子对抗系统中的应用越来越广泛。随着电子对抗系统的复杂化和功能多样化,系统设计对FPGA的硬件资源规模需求越来越大,随之带来了成本骤升的问题。针对日渐复杂的系统设计和有限的FPGA硬件资源的矛盾,提出了一种基于FPGA和DSP实现的部分重构系统方案。通过不同时刻动态加载不同FPGA功能模块的方式,实现了FPGA资源的复用。这种技术是数字系统设计方法、设计思想的变革,使FPGA资源利用率成倍提高,实现系统功能所用的硬件规模大大下降。

基于小波的信号部分重构与插值

通过分析信号重构理论，提出了信号部分重构的概念，即已知原信号的部分信息，通过增加一些新信息可以重构原信号更进一步的逼近，而且信号部分重构过程的迭代将达到信号的完全重构。基于小波变换理论，研究了一类信号部分重构问题，得到了一种信号部分重构公式。从信号部分重构的观点出发，提出了一种能够消除假频并扩展频宽的地震信号空间插值办法，实验结果证实了方法的有效性。

基于混合式两阶段的动态部分重构FPGA软硬件划分算法

动态部分重构的特性大大提高了硬件设计的灵活性,但传统的软硬件划分算法不再适用于针对这类硬件的系统设计。部分研究考虑了动态部分重构的特性,并建立了混合整数线性规划(MILP)模型进行求解。但是由于MILP自身的限制,求解时间特别长,只能处理规模较小的问题。为了能够处理规模较大的问题,并且缩短求解时间,该文对MILP方法进行了详细的分析,并且通过启发式算法确定部分关键任务的状态,从而减小MILP的规模,加快求解速度。实验结果表明:与传统的数学规划方法相比,在求解质量不变的情况下,该算法可以得到最高约200倍的速度提升。

基于FPGA的动态部分可重构智能I/O接口设计与实现

由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,基于Vivado2014.4和Peta Linux开发环境和开发工具,以RS232,RS422,CAN总线接口为例,通过TCP/IP网络数据包切换总线接口配置指令,动态切换对应的局部比特流文件,以按需通信方式实现各接口的实际配置。仿真实验结果表明,部分可重构技术与片上系统技术的结合使得产品设计流程更加灵活,可降低产品对硬件的依赖度和更新换代的成本,减小资源和功耗的消耗,在一定程度上提升产品的安全性及可靠性。

动态部分可重构系统空闲资源全集管理研究

可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用。提出了一种基于单向栈的算法来寻找最大空闲矩形(MFR)。利用可重构计算单元的不同M值进出单向栈来找到所有最大空闲矩形。通过实验表明,算法通过使用单向栈与算法优化,有效地提高了查找空闲资源全集的性能。

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。

一种面向部分可重构结构的配置空间搜索方法

研究了配置序列对部分可重构系统性能的影响,提出了在部分可重构系统配置空间中搜索最优配置序列的算法.在应用算法分割成多个任务的前提下,通过建立部分可重构系统任务执行模型,给出了任务在系统上执行代价的目标函数.根据部分可重构系统中,任务执行和配置可重叠的特性,给出了配置切换代价计算方法.在此基础上,设计了基于动态规划的配置空间搜索算法,算法可在O(nm2)(n为任务数,m为每个任务最大可选配置数)时间内搜索出执行代价最小的配置序列.结果表明,合理选择配置序列可有效提高算法在部分可重构系统上执行的效率.

软错误缓解动态部分可重构的抗单粒子方案

随着基于静态随机存储器(static random-access memory,SRAM)型现场可编程门阵列(field programmable gate array,FPGA)广泛应用于航空航天领域,太空辐照环境下FPGA产生单粒子翻转(single event upset, SEU)问题的概率日益提高,从而导致FPGA出现单粒子闩锁现象引起功能紊乱。针对该问题,基于SRAM型FPGA的架构诱发SEU机理分析,对传统三模冗余(triple module redundancy, TMR)的方案进行改进,设计一种逻辑上采用TMR进行备份、系统上采用软错误算法缓解执行,同时采用局部纠错和动态可重构的方法进行抑制的方案。皮秒激光注入试验结果显示,采用所提供方案的FPGA较传统方案试验电流平稳,验证了该方案可以有效对SEU进行抑制。

动态部分可重构方法在SDRAM控制器中的应用

动态部分可重构方法应用于FPGA系统设计中,充分利用了FPGA芯片提供的可重配置功能,减小了FPGA芯片的配置时间。通过对可重构方法的研究,提出了基于模块化动态可重构方法应用到SDRAM控制器设计中,给出了重构流程,并对实验结果进行了分析。该方法提高了FPGA芯片的利用率,有效地提高了可重配置计算系统的整体性能。