一种新型的抗DPA攻击可配置逻辑结构

DPA(Differential Power Analysis)攻击的强度取决于芯片电路功耗与所处理的数据之间的相关性以及攻击者对算法电路实现细节的了解程度.本文结合动态差分逻辑和可配置逻辑的特点,提出了一种具有抗DPA攻击能力的双端输出可配置逻辑(DRCL:Dual-Rail Configurable Logic).该逻辑一方面具有与数据取值无关的信号翻转率和信号翻转时刻,因而能够实现很好的功耗恒定特性;另一方面去除了电路结构与电路功能之间的相关性,从而可以阻止攻击者通过版图逆向分析的方法窃取算法电路实现细节.实验结果表明,DRCL比典型的抗DPA攻击逻辑WDDL(Wave Dynamic Differential Logic)具有更好的功耗恒定性,因而具有更强的DPA攻击防护性能.

一种基于忆阻器的可重配置逻辑电路

分析了具有阈值特性的双极性忆阻器模型的阈值电压和高低阻态开关特性,提出了一种基于该模型的可重配置逻辑电路。与基于忆阻器的蕴含逻辑门电路相比,可重配置逻辑电路具备逻辑运算的完备性,在实现"非"、"或"、"与"运算时,运算速度更快、功耗更低。仿真实验验证了电路逻辑功能的正确性,为设计运算速度更快、功耗更低的全加器和数选器等逻辑电路提供了参考。

论公司财权内涵与配置逻辑

本文在对公司财权内涵基本观点进行综述的基础上,梳理公司财权形成基础及渊源并从多维视角考察公司财权结构,采用形式逻辑分析方法对公司财权内涵进行重新界定;将财权配置划分为初始配置和再配置两个层面,财务契约实现了财权的初始配置,财权的初始配置决定着再配置的走向与结果,在财权配置中居于主体地位。公司内部的授权与转授权实现了财权的再配置。

一种改进型可配置逻辑块的结构设计

可配置逻辑块(CLB)是FPGA中最重要的模块,其主要由查找表、选择器、触发器等子模块组成,可以通过配置来实现组合逻辑和时序逻辑,其性能直接影响到整个FPGA的表现。为了提高CLB的利用率和性能,提出了一种改进型的CLB结构。基于VPR平台对修改后的CLB结构进行架构建模,选用不同类型的基准电路测试了CLB结构对延时和面积等性能的影响。实验结果表明,改进后的结构在关键路径延时平均增大8.86%的前提下,所用CLB数量节省了24.88%,总面积减小了12.95%。且该结构能够在VPR中被正确描述与解析,测试结果对FPGA的结构设计与分析具有参考价值。

基于图纸反写的二维可配置参数化设计技术

在物流装备制造业中,由于产品应用场景的多样化,其结构设计(如输送设备长度、宽度、高度等)有着较高的参数化设计要求。目前参数化设计在三维机械结构设计领域有较广泛的应用,可通过输入参数快速生成对应尺寸规格的产品。但这种设计需以完整的三维模型及预先配置的设计逻辑为前提,对设计制造企业原始数模数据和人员素质要求较高。本文结合物流装备制造业的实际业务,提出一种基于二维图纸的可配置参数化设计方法,结合自研图纸反写技术快速自动输出生产图,有效降低了传统物流装备制造业参数化设计转型的门槛与难度。

1000MW超超临界机组汽轮机转子应力保护分析与逻辑配置

随着火电机组单机容量的不断增大,对汽轮机控制系统的要求也越来越高,其中汽轮机应力控制逐渐成为百万机组汽轮机控制的重要内容之一,针对某发电厂2×1 000 MW机组汽轮机应力计算、温度探头安装、应力计算逻辑的实现以及应力对机组升降负荷裕度的影响进行分析,结合应力保护动作的异常事件,就应力对百万机组汽轮机的控制及保护进行分析和优化,为同类型机组的控制提供参考。

发电机GCB失灵保护的逻辑配置与优化

发电机工作时,合理的失灵保护逻辑配置可以有效防止发电机失灵,并对发电机具有一定的保护作用。一旦失灵保护逻辑配置出现故障,不仅会降低发电机运行的可靠性,还会导致发电机组故障,甚至导致整个电网崩溃。为此,文章提出研究发电机GCB失灵保护的逻辑配置优化措施。实验结果表明:优化后提升了发电机GCB失灵保护效果,具有一定的可行性。

一起换流站调相机循环水泵软启故障分析

循环水泵是换流站调相机冷却系统中的重要设备,其稳定运行对维持冷却水循环,保障调相机润滑油系统的散热降温具有重要作用。文章介绍了一起换流站调相机循环水泵运行切换过程中的软启动器故障事件,通过分析故障材料得出故障发生原因,最后针对故障原因提出了后续运行维护工作要点和相关技改建议。

现场可配置片上系统TA7V05的应用研究

介绍一款功能强大的片上系统级芯片——TriscendTA7V05,重点介绍其中的CSL功能模块;结合作者的研究方向,给出TriscendA7V芯片在电机控制中的应用。

FPGA芯片的配置与下载

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是专用集成电路(ASIC)领域中的一种半定制的电路,解决了定制电路的不足而且克服了原有可编程器件门电路数有限的缺点[1]。FPGA的配置模式指的当采用FPGA作为电路的主芯片时它的外部的连接方式和逻辑配置。当设计者编译完软件代码后会形成一个配置数据文件,将这个数据文件加载到FPGA芯片内部的整个过程称为逻辑配置。FPGA外围电路连接好以后,可以根据需要将VHDL或者Verilog代码下载到FPGA芯片中,FPGA根据代码要求完成整个电路的逻辑功能,可见FPGA的配置与下载是FPGA电路成功运行的前提。

GD32E232单脉冲模式在光收发模块中的应用

针对光收发模块的微控制器(MCU)片上资源紧张问题,通过对GD32E232定时器PWM模式进行研究,提出将PWM的特殊应用模式即单脉冲工作模式应用在光收发模块接收信号强度指示的触发信号处理电路上,用来替代传统的以可配置逻辑单元组成电路的方法。本文详细给出了GD32E232定时器单脉冲工作模式的配置代码,验证结果表明,输入不同宽度的触发信号都可以得到所需要的固定宽度的输出信号。

SEL电气自动及保护装置配置及调试探讨

国外某某132kV GIS变电站电气自动化及保护系统,95%的IED(智能电子设备)采用SEL品牌,实现电气设备的监控、自动及保护功能。SEL继电器的配置及调试流程相对国内保护装置有很大不同,特别是在保护及自动的逻辑设置上更加灵活,因此也造成配置及调试的过程更加烦琐;本文通过对SEL 451-5继电器在保护逻辑配置(Protection Free-From Logic Settings)、自动逻辑配置(Automation Free-Form Logic settings)、CID 文件的配置、保护定值的输入整定等4方面进行说明,为同类设备的相关工作总结经验。

FPGA动态部分重构的研究及位流信息重构的实现

FPGA动态部分重构是目前可重构系统发展领域的一大研究热点。本文首先分析了基于模块和基于差异的动态部分重构的特点,然后提出了一种基于FPGA位流文件的动态重构方法,它能够克服原有重构技术的局限性。最后对该技术下FPGA信息重构的实现进行了验证。

基于FPGA中CLB结构模型的内部进化及其容错

内部进化是研究在线可进化硬件的方法,可用于实现容错、自适应的航天器硬件系统。现场可编程门阵列(FPGA,Field Programmable Gate Array)是目前实现数字电路进化的主要可编程逻辑器件。本文分析了FPGA的结构特点,对其基本组成单元可配置逻辑块(CLB,Configurable Logic Block)的结构进行了简化,提出一种可编程逻辑器件模型,设计了一种基于该模型的内部进化方法,并实现了一个内部进化系统。采用故障注入的方法对内部进化的容错特性进行了研究,讨论了可进化硬件实现容错的条件。

基于FPGA中IP核的IRL系统设计方法

以Virtex-4 FX-60型FPGA为例,提出了一种应用FPGA内部IP核,通过TCP/IP网络对FPGA远程进行动态配置的IRL系统结构,并给出了此系统的硬件电路以及关键模块的设计方法。该设计具有可重构性强、配置方法灵活等特点。

XILINX的FPGA芯片架构剖析

从芯片结构原理上分析了XILINX的Virtex系列芯片。结合微电子学相关知识,详细分析了芯片的基本结构、可配置功能逻辑、输入输出模块、可编程内连等方面。最后将该芯片与XILINX其它系列芯片相关内容进行了比较分析,给出了该芯片与其它各类不同芯片之间结构与性能上的差异。

应用IRL技术实现系统的远程升级

IRL(互联网可重配置逻辑)是一种能够通过互联网对目标系统的硬件进行远程更新和动态重构的设计方法。本文介绍了IRL的基本概念和系统原理,以及进行远程更新和动态重构的方法。

宽函数的布尔匹配及其在FPGA重综合中的应用

当前大多数商用现场可编程门阵列(FPGA)可配置逻辑块结构在查找表(LUT)的基础上增加了很多辅助逻辑资源,而传统的LUT基工艺映射算法无法充分利用这些资源.为此,文中提出一种基于香农展开式和不相交支持集分解算法的布尔匹配方法,并将其应用于工艺映射后的重综合.使用该方法对工艺映射后网表中的宽函数进行布尔匹配,使其在目标FPGA结构上重新实现,从而达到充分利用所有逻辑资源和减少LUT数的目的.实验结果表明,该方法能在不增加电路关键路径延时的基础上,对学术界综合工具ABC工艺映射之后的4-LUT和6-LUT网表分别节省7.9%和7.8%的面积开销.

FPGA器件在高速测试系统上的测试方法

FPGA是可由用户配置的高密度ASIC芯片,本文以Xilinx公司的RAM型FPFA为例,介绍了一种用高速测试系统实现GPGA器件测试的方法.阐述了如何用测试仪对FPGA进行在线配置、功能测试和参数测试.

8位MCU的新思路

微芯科技公司推出全新8位单片机产品,采用了新的构架和三大创新模块,提升了性能并降低了功耗。