期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
采样可选择的FPGA片内逻辑分析仪设计方法 被引量:1
1
作者 谭宜涛 杨海钢 +2 位作者 周发标 张茉莉 路宝珠 《微电子学与计算机》 CSCD 北大核心 2012年第2期59-64,共6页
针对大容量的信号采样时片内逻辑分析仪存储器资源紧张的情况,本文提出了一种采样可选择的FPGA片内逻辑分析仪的设计方法.本方法通过布局布线约束实现JTAG硬核的复用,并利用JTAG硬核修改FPGA内寄存器实现采样信号的重新选择.测试结果表... 针对大容量的信号采样时片内逻辑分析仪存储器资源紧张的情况,本文提出了一种采样可选择的FPGA片内逻辑分析仪的设计方法.本方法通过布局布线约束实现JTAG硬核的复用,并利用JTAG硬核修改FPGA内寄存器实现采样信号的重新选择.测试结果表明,与某商用工具相比,根据该方法实现的片内逻辑分析仪对采样信号进行N分组后,在同等条件下所需的片内存储资源降低到1/N,同时设计时序的稳定性得以保证. 展开更多
关键词 FPGA 片内逻辑分析仪 JTAG硬核 采样可选择
下载PDF
Semiparametric Bayesian Inference for Accelerated Failure Time Models with Errors-in-Covariates and Doubly Censored Data 被引量:1
2
作者 SHEN Junshan LI Zhaonan +1 位作者 YU Hanjun FANG Xiangzhong 《Journal of Systems Science & Complexity》 SCIE EI CSCD 2017年第5期1189-1205,共17页
This paper proposes a Bayesian semiparametric accelerated failure time model for doubly censored data with errors-in-covariates. The authors model the distributions of the unobserved covariates and the regression erro... This paper proposes a Bayesian semiparametric accelerated failure time model for doubly censored data with errors-in-covariates. The authors model the distributions of the unobserved covariates and the regression errors via the Dirichlet processes. Moreover, the authors extend the Bayesian Lasso approach to our semiparametric model for variable selection. The authors develop the Markov chain Monte Carlo strategies for posterior calculation. Simulation studies are conducted to show the performance of the proposed method. The authors also demonstrate the implementation of the method using analysis of PBC data and ACTG 175 data. 展开更多
关键词 Accelerated failure time model Dirichlet process errors-in-covariates Gibbs sampling variable selection
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部