基于线性提升和高速低噪声比较器技术的10 bit 160 MSPS SAR ADC设计

基于采样管p阱浮空技术用于寄生电容电荷补偿,实现采样开关高线性度。使串联的两个寄生电容的容值变化方向相反,从而实现了容值的相互补偿,使输入管的寄生电容容值不随输入信号幅度变化,相较传统技术,采样开关的线性度得到进一步提高。另一方面,提出了一种高速低噪声动态比较器技术,减小了MOS管的导通电阻,增加了比较器速度,通过衬底自举技术,使比较器输入管的阈值电压明显降低,跨导增加,从而降低了比较器的等效输入噪声,解决了动态比较器速度和噪声之间必须进行折中的技术难点。为了验证上述技术,基于标准65 nm CMOS工艺,设计了一款10 bit 160 MSPS SAR ADC。1 V工作电压下,芯片实测功耗为2 mW,无杂散动态范围(SFDR)>69 dB,信号噪声失真比(SNDR)>55.6 dB,ADC核的芯片面积仅为0.023 mm2,在莱奎斯特采样情况下,优值(FoM)为25.4 fJ/步。