基于CPLD的高速数据采集系统控制模块的设计与实现

采用EDA技术,通过硬件实现对数据采集系统的控制,从而提高速度和可靠性.这一方法对控制逻辑的设计具有普遍意义.采用HDL Verilog和CPLD完成了对高速数据采集系统及数据存储控制逻辑的设计.仿真验证结果表明,其控制模块的采样周期达到0.4μs,设计完全满足系统控制的要求.

基于DSP+CPLD的视频采集系统的设计与实现

以构建无人值守火灾监控报警系统的实际工程应用为背景,设计了基于DSP和CPLD的视频采集系统硬件平台,详细分析了视频A/D转换芯片SAA7111A的行、帧时序,以此为基础设计了采集图像大小可调的CPLD控制逻辑并给出仿真结果,最后给出了系统实际电路和采集结果。本系统采集图像的格式、大小可调,通用性得到增强;可独立于计算机工作,受环境限制小,使用灵活性得到提高。