64位里德所罗门码矩阵计算的Matlab应用

针对在进行64位里德所罗门码纠错算法设计的过程中,计算矩阵过于庞大,极其繁琐,人工计算无法实现的问题。该文提出一种应用于纠3个错误的(63,57)RS(里德所罗门码)生成多项式后矩阵计算的Matlab软件程序实现方法,该方法是通过应用一般行列式计算的原理,在Matlab中以逐行计算的方式实现。试验结果证明,通过该方法得到的数据准确,避免了人工计算所带来的误差,程序运行速度快使算法设计时间大幅缩短,效率明显提高。

基于里德所罗门码的数据恢复技术及算法实现

里德所罗门码是一种前沿的前向错误更正的信道编码技术,被广泛应用在多种数据存储系统中。里德所罗门码建立在相关数论和代数知识基础上,该文通过对有限域上的离散傅立叶变换以及Blahut定理的研究,用实例论证了里德所罗门码的编码、传输及解码过程,用Python和Matlab编程实现了数据恢复过程的验证,实验结果表明,该方法有效实现了发生数据丢失和错误时的恢复功能。

带擦除信息的里德所罗门乘积码解码器的CMODEL实现

在文献 [2 ]的基础上用C语言实现了带擦除的里德所罗门乘积码解码器 ,验证了 [2 ]所提出算法的正确性 ,同时改正了其中的一些小错误 ,为下一步硬件实现的工作打下了基础。

基于RS和BCH码的SRAM-PUF密钥提取方法及性能分析

物理不可克隆函数(PUF)是芯片制造过程中随机偏差形成的唯一和不可复制的物理指纹,使用这个特征可以鉴别各个芯片,然而PUF芯片因环境变化会影响输出,导致在认证应用时可能失败。介绍了模糊提取器的密钥提取方法,通过在静态随机存取存储器(SRAM)-PUF芯片中加入里德-所罗门(RS)硬解码,在认证系统中加入BCH软解码模块,纠正PUF在一定范围内变化来确保通过认证,并对SRAM-PUF电路在三温下进行实验分析。实验结果表明,SRAM-PUF电路的PUF点分布有较好的均衡性,在常温时可靠性接近100%,在低温条件下可靠性范围为98.84%~100%,在高温条件下,可靠性范围为97.77%~99%,当RS码和BCH码设计的纠错能力大于PUF可靠性时能够通过认证。

在FPGA上实现对RS译码器的优化设计

针对里德所罗门码(Reed Solomon,RS)译码在硬件实现时存在数据量大、消耗资源多等问题,基于CCSDS标准中的RS(255,223)码,根据欧几里得核心译码算法,在FPGA上实现对RS译码器的优化设计。本文提出采用乘法器因子矩阵方法将有限域中的乘法计算转换为加法运算,用异或操作在硬件中实现,简化硬件运算数据量;在欧几里得算法核心模块实现中,采用多项式除法电路和多项式乘法电路进行硬件电路设计,降低运算复杂度,可以有效节约硬件资源。通过FPGA测试验证,优化设计的译码器可以有效译码并具有较好的译码性能,完成最多16个码元数据的纠错。

图像交织RS码设计及其C语言实现

针对图像在打印传输或者扫描过程中,存在大量误差,图像发生失真。该文提出一种专门应用于图像的交织里德所罗门码设计方法,该方法是通过用交织编码将图像中突发错误离散为随机错误,再由RS(里德所罗门码)编码处理随机错误。两种方法的结合作用,最大限度地提高数据纠错能力,利用C语言程序实现。试验结果证明,图像交织里德所罗门码法很好地纠正了图像中错误数据,使图像质量大幅提高,效果明显。

10G EPON中面积优化的RS(255,223)解码器设计

提出了一种面积优化的RS(reed-solomon)解码器的设计方法.其运用一种改进的ME(Modified Euclide-an)算法求解关键方程模块,其它模块采用迭代结构.该方法减少了解码器中伽罗法域乘法器的使用,缩减了硬件规模.基于TSMC 90nm标准单元库的实现结果显示该文设计的解码器规模约为24000门,与同类设计相比规模最大可缩减36%.

RS译码优化及卫星通信CCSDS下RS译码仿真

针对里德所罗门(RS)译码的关键步骤错误值求解不灵活的问题提出一种更加通用的求解算法。该算法融入多种本原元运算,使得对不同参数都普遍适用;针对该算法在求解错误值多项式时计算量过大,根据伽罗华域的特征提出了一种优化方法,从而省去一半运算以及节省存储资源;针对RS译码另一个步骤求解错误位置多项式时迭代复杂度过高的问题,经过对补偿差值的详细分析,给出了一种快速搜索迭代次数的算法,且迭代复杂度由O(n^2)下降了一个数量级到O(n)。以卫星通信中的国际空间数据系统咨询委员会(CCSDS)标准下RS(255,223)为具体研究对象,结合优化后的译码算法进行了数据仿真分析和误比特率测试。实验结果表明,采用改进的求错误值算法和优化的迭代次数搜索算法,可以有效快速地解码。

BSP二维块交织算法结合RS纠错码在水印中的应用

针对数字水印抗突发错误弱鲁棒性的特点,研究了SP(successive packing)二维交织算法,并根据RS纠错码的特性提出一种改进后的二维块交织BSP(block successive packing)算法。首先构造出低阶的SP交织矩阵,然后根据RS码每个码字分量的长度构造出单位块矩阵,将单位块矩阵按照低阶SP交织矩阵内元素的顺序排列构造出BSP交织矩阵。BSP交织矩阵能将多比特的RS码字分量分散开来提升其纠错能力。实验表明,BSP二维交织与RS纠错码相结合在二维空间上的抗突发错误的能力要优于相同码率的BCH码加SP二维交织,将其应用于水印系统能明显提升水印抗剪切攻击的鲁棒性。

缩短RS码的伽罗华域傅里叶变换识别方法

为了解决缩短里德-所罗门(RS)码的识别问题,提出一种基于任意长度伽罗华域傅里叶变换(GFFT)的识别方法。把限定长度GFFT拓展到任意长度,在阶数、本原多项式、码长三个维度上计算缩短RS码GFFT谱,统计谱累积量;再根据谱累积量的概率分布确定判决阈值,并进行判决,从而实现缩短RS码编码参数的识别。仿真结果表明,当阶数不大于8,误比特率不大于0.001时,采用文中识别方法可实现不小于99%的正确识别率。

一种应用于DMB-T的基于RS码软判决译码的级联码方案

结合DMB-T系统的信道编码方案以及编码领域的最新进展,即RS码软判决译码算法的发展,提出了一种应用于DMB-T系统基于和积算法(SRA)的RS码软判决译码的级联码方案。该方案仅需在现有方案的基础上作少量调整即可获得可观的编码增益。和其它流行的软判决译码算法的比较表明,此方案提出的RS码软判决译码算法在DMB-T系统的应用中具有一定的优势。

基于FPGA的级联编码系统的设计与实现

基于IESS-308标准设计了里德-所罗门码和卷积码的级联编码方案,解决了级联编码系统设计中的关键问题,提出了系统的同步策略,在现场可编程门阵列上实现了整个系统,并在硬件平台上对级联编码系统进行了性能测试。测试结果表明,实测值与理论值一致,从而验证了方案的正确性。该方案具有较强的通用性,经适当修改,可满足其他传输标准的要求。

级联RS码的自由空间光通信正交频分复用系统性能分析

为了有效抵御大气散射效应和提高频谱利用率，提出了自由空间光通信正交频分复用系统．由于大气信道的不稳定性，该系统在传输过程中导致误码率很高．将里德-所罗门码引入自由空间光通信正交频分复用系统中，对其进行了半实物仿真，仿真结果表明：当误码率为10^-2时，正交频分复用较开关键控性能优越4dB；在广延雨、平流雾、沙尘天等不同的天气条件下，当误码率为10^-5时，里德-所罗门（255，223）信道编码较未编码性能优越4～5dB．正交频分复用系统和里德-所罗门码的技术能降低系统的误码率．

基于RS码的错误容忍存储方案

在分布式存储系统存储数据时,如果一个或几个设备出现故障,不仅该设备中的数据不能使用,而且会导致用户无法完整地访问资源。针对该问题,提出一种基于RS码的错误容忍存储方案,当系统中错误设备的数量不超过m时,就可以对其进行恢复,实现容错。该方案具有较高的安全性与执行效率,能满足存储系统容错的要求,可以利用其构造对可靠性要求较高的存储系统。

CCSDS标准Reed-Solomon码编码参数的研究

Reed-Solomon码是具有很强纠错能力的线性分组码,广泛应用于各种通信系统中。对CCSDS标准Reed-Solomon码的主要特点进行了研究,通过使用自反码生成多项式和对偶基表示法使编码器中的常数乘法器个数减少一半,并且降低编码器的实现复杂度,而代价是译码器复杂度大大增加。在分析了近年出现的低复杂度比特并行有限域乘法算法以及FPGA技术发展之影响的基础上,考虑到降低译码器的复杂度可以达到空间通信系统整体性能的优化之目的,并且有利于今后空间通信系统与地面通信系统的融合,给出了修订空间数据系统咨询委员会(CCSDS)标准关于Reed-Solomon码编码参数的建议,提出在CCSDS标准的数据传输系统中可以允许使用多项式基表示域元素。

细胞内大片段DNA数据存储的多RS码交织编码

合成DNA作为潜在的数字信息存储介质,存储密度高,可用时间久,有望成为未来数据存储的重要选项。然而,DNA的合成与测序读出往往造成碱基的多种错误,无法满足数据存储的可靠性要求,而保证可靠性的编码方案往往效率较低。针对该问题,提出了一种面向酿酒酵母内大片段DNA数据存储的高效率编码方法。数据编码通过多个极高码率的里德-所罗门(RS)码的码字交织构建数据DNA单元,将其与酵母的自主复制序列(ARS)交替镶嵌,构成酵母人工染色体序列;数据读出时,利用二代高通量测序,组合了读段从头(denovo)组装、ARS导引例,用20×二代测序数据可无错恢复原始数据。该编码方法不仅能实现数据可靠存储,实现的DNA数据部分逻辑密度为1.973 bit/bp,即使考虑生物单元开销,总体逻辑密度仍达到1.947 bit/bp。该设计流程可支持Kb到Mb不同长度的DNA的编码,为大片段DNA数据存储的“湿”实验提供灵活的实验前验证与评估。

新型串行融合Reed-Solomon码译码器设计

针对流水线结构融合里德-所罗门(Reed-Solomon,RS)码译码器时序中存在大量空闲等待时间的问题,提出了一种新型串行融合RS码译码器架构。为消除流水线阶段中的空闲等待时间,将译码器时序调整为串行结构;通过译码子模块电路复用设计了一种分时实现不同模块功能、可同时适用于随机错误译码与单段突发错误译码的mSPCF模块;提出基于mSPCF模块的串行融合RS码译码器架构,并对译码器进行了延时分析,在SMIC 0.13μm CMOS工艺库下对译码器进行了电路逻辑综合。仿真结果表明:与流水线结构融合译码器相比,所提译码器可减少约9.4%的硬件资源消耗,在信噪比6.2~7.4 dB范围内发生译码随机错误和单段突发错误时,平均译码延时可分别降低约73.45%和45.65%,吞吐率分别提升约236.76%和64.49%,证明该译码器具有更优异的性能。

基于软信息的CCSDS标准RS码识别算法

针对实际工程应用中的里德-所罗门(Reed-Solomon,RS)编码识别问题,根据国际空间数据系统咨询委员会(Consultative Committee for Space Data Systems,CCSDS)标准,提出了基于软信息的低复杂度缩短交织RS编码识别算法。利用码字同步算法对码字起点和缩短长度进行识别,利用接收到的RS码字计算基于校正子后验概率对数似然比平均值的编码识别特征,对码字的交织深度进行识别;进而利用识别所得的RS码交织深度和缩短长度对接收码字进行解交织和码字填充,识别RS码生成多项式。仿真结果表明,所提算法在信噪比为6.1 dB时正确识别概率即可大于90%,相较传统硬判决识别算法和基于伽罗华域快速傅里叶变换(Galois Field Fourier Transform,GFFT)的谱累积量算法均有显著的性能提升。

宽带单载波频域均衡系统设计与FPGA实现

单载波频域均衡(SC-FDE)是数字通信中克服多径衰落的有效技术。宽带通信系统中应用单载波频域均衡系统设计,实现137.5 MHz载波下27.5 Mbps的码元传输速率。同时在系统中添加1/2码率卷积码与(239,223)里德-所罗门(RS)码的级联信道纠错编码,提高系统的可靠性。完成单载波频域均衡系统设计,分析设计系统的关键技术,最终在现场可编程门阵列硬件平台上进行系统实现、调试和验证,完成系统实际误码率的测试。

基于JTIDS的高速数据传输技术研究

首先介绍了JTIDS(联合战术信息分布系统)的各部分就技术体制,并对JTID Spacked-4消息封装格式的系统的传输特性进行了分析和仿真。在不改变JTID Spacked-4基本型系统时隙长度、波形结构、频谱特性和发射脉冲结构的前提下,改变时隙内的脉冲分配,采用RS-Turbo码代替原系统中的组合RS码和软扩频来实现数据传输速率的提高,达到1Mbps以上,并满足与原系统的兼容,使JTIDS终端在时隙内可接收高速脉冲,也可接收原脉冲。在高斯白噪声环境下对改进后的系统进行了仿真,给出误码率曲线图。