一种指令快速完成的ROB退休方案

针对超标量处理器中长延时的指令长时占用重排序缓存的顶端引起流水线退休缓慢的问题,提出了一种将无异常风险的指令快速退休并将运算结果乱序回写的高效退休机制。该方案将结果缓存器与重排序缓存分离,其中结果缓存器作为运算结果回写的缓存器,重排序缓存负责指令按序退休与精确异常的维护。重排序缓存单元在确认指令不会发生异常后,将指令从重排序缓存中快速退休,结果缓存器继续等待结果并进行乱序回写。实验结果表明,在硬件资源相同的情况下,通过提高重排序缓存器的使用效率,基于该方案的处理器相比于传统的按序退休处理器的性能平均提高33%。

基于投机执行的两级退休机制

针对超标量处理器中指令长时间占用重排序缓存引起指令退休缓慢的问题,提出了一种基于投机执行的两级退休机制。该方案根据指令有无异常和预测错误风险将指令分为有风险指令和无风险指令,对重排序缓存进行轻量化改进,只有存在异常和预测风险的指令才允许进重排序缓存,在确认风险消除后将指令快速退休。重命名寄存器从重排序缓存分离,负责寄存器重命名和结果乱序回写。实验结果表明,在硬件资源相同的情况下,基于该方案的处理器比传统的按序退休处理器的性能平均提高28.8%以上。

超标量处理器乱序提交机制的研究与设计

针对超标量处理器中长周期执行指令延迟退休及持续译码导致的重排序缓存(ROB)阻塞问题,提出一种指令乱序提交机制。通过设计容量可配置的多缓存指令提交结构,实现存储器操作指令和ALU类型指令的分类退休,根据超标量处理器架构及性能需求对目标缓存和存储缓存容量进行参数化配置降低流水线阻塞风险,同时利用指令目的寄存器编码提交模式加快指令提交速率。实验结果表明,该机制提高了单次指令提交数量,基于该机制的超标量处理器相比传统基于ROB顺序提交机制的超标量处理器在减少硬件开销的情况下平均IPC指数提升46%,相比基于值预测、乱序退休和组提交的超标量处理器平均IPC指数增益为19%,综合性能更优。