一种MCT门量子可逆线路分解与优化方法

为提高可逆线路中MCT门的分解和优化效率,提出了一种MCT门的优化分解方法,根据该方法得出MCT分解模板并验证了正确性。基于该模板给出了相应的分解与优化算法,算法对MCT门分解出的Toffoli线路进行分类,使用优化分解模板将其分解为NCV线路。该算法的时间复杂度为O(m),优于传统算法的复杂度O(m2)。通过对控制位m∈{3,10}的MCT门与Benchmark可逆线路的实验,验证了该算法优化和分解的有效性。

超导量子计算门操作及其保真度测定的基本理论

对于已有的超导量子比特器件,在进行系统标定之后构建相应的高保真度门操作是实现量子计算的关键步骤。作为“物理前沿介绍——超导量子计算”系列的第五篇,本文系统讨论通过微波脉冲构建超导量子比特门操作的物理图景以及基本方法,给出了一套单比特门操作的构建流程,并对门操作保真度的测定以及优化发展作延伸讨论。本文旨在帮助广大高校物理专业教师、高年级本科生、研究生以及对超导量子计算感兴趣的理工科背景读者系统了解超导量子比特门构建与门操作保真度测量与优化的整个基本过程。

量子计算机中多比特量子逻辑门的构建

多比特量子逻辑门是实现量子计算机的基本要素之一。一个通用的量子逻辑门在量子纠错、量子算法等领域都有广泛的应用前景。本文提出了一种利用里德堡原子阻塞效应来实现的非组合式多比特量子逻辑门的构建方法,实现了一个高保真、鲁棒性强、可扩展的通用多比特量子逻辑门,并通过数值模拟验证了逻辑门的保真度和鲁棒性。

基于Hadamard门变异的量子遗传算法

为了解决量子遗传算法在函数优化过程中容易陷入局部极值问题，提出了一种Hadamard门变异的量子遗传算法。核心思想是利用小生境协同进化策略初始化种群，并采用动态调整量子旋转门策略对种群进行更新进化，加快算法的收敛速度，在量子变异过程中不采用量子非门变异而是利用Hadamard门变异操作，增加了种群的多样性，提高了全局搜索能力，保留了优秀信息。通过对典型复杂函数的优化测试，实验结果表明，提出的Hadamard门变异的量子遗传算法在效率和质量上与传统遗传算法和一般的量子遗传算法相比具有一定的优势。

基于受控Hadamard门的量子神经网络模型及算法

为提高神经网络的逼近能力,提出一种基于受控Hadamard门设计的量子神经网络模型及算法.该模型输入为多维离散序列,可用矩阵描述,行数为输入节点数,列数为序列长度.模型为3层结构,隐层为量子神经元,输出层为普通神经元.量子神经元由量子旋转门和多位受控Hadamard门组成,利用多位受控Hadamard门中目标量子位的输出向输入端的反馈,实现对输入序列的整体记忆,利用受控Hadamard门中控制位和目标位之间的受控关系获得量子神经元的输出.基于量子计算理论设计了该模型的学习算法.该模型可高效地获取输入序列的特征.实验结果表明,当输入节点数和序列长度满足一定关系时,该模型明显优于普通BP神经网络.

基于原子系综系统实现控制Hadamard门和制备多量子比特的W-type态

利用Rydberg阻滞机制,提出了实现基于原子系综系统的控制Hadamard门和制备n个量子比特W-type态的方案.该方案可以得到高保真度的n个量子比特W-type态,在量子信息处理方面具有可扩展性.

基于混淆S盒的高维量子同态加密机制

在量子同态加密机制中,对密文量子态执行同态评估计算并解密得到的结果与对明文量子态直接评估计算所得的结果相同.现有的量子同态加密机制不仅评估算子的逻辑门种类有限,而且使用单点或多点混淆导致计算开销较大.鉴于此,本文使用量子随机游走构建了一个混淆S盒并将其应用到高维量子同态加密机制的设计之中.客户端使用高维的Pauli算子对明文量子态加密之后,将密文量子态发送至服务器;服务器从评估算子集合中选取客户端需要的评估算子,配合评估参数对密文量子态执行评估操作,并将评估结果发送至解密方执行解密运算.为了避免服务器在执行评估操作时泄露解密密钥,客户端通过设计的混淆S盒来完成对解密密钥的混淆并将结果传输给解密方.解密方执行逆混淆S盒还原出解密密钥,并使用该密钥执行解密操作得到委托计算结果.对比同类型的相似机制,该机制增加了评估算子的种类,降低了量子混淆S盒的开销;通过仿真实验结果证明了提出机制的正确性,并从信息理论层面证明了该机制的安全性.

HHL算法对应量子线路处理计算应用问题的简化方法研究

量子计算的算法通常用量子线路表示,量子线路包括量子逻辑门操作,HHL算法是重要的量子算法之一,但构建量子线路并实现高效运行的案例较少。提出一种基于HHL算法对应量子线路处理量子应用问题的模型,即获得目标问题对应的目标偏微分方程,将偏微分方程离散化,得到线性系统,再利用基于HHL算法对应的量子线路对线性系统求解,得到目标偏微分方程的数值解。这一模型能够在基于量子线路处理量子计算机应用问题的过程中,减少HHL算法对应的量子线路的计算量,提高量子线路的模拟效率,同时减少对硬件资源的占用。

强驱动单态-三重态量子比特的高保真单比特门

半导体量子点量子比特是最有希望实现量子计算的候选者之一.其中自旋单态-三重态量子比特因具有全电控制和读取准确的优良性质而备受关注.为增强对电荷噪声的免疫,通常引进强脉冲驱动以尽可能加快门操作速度.但是,强驱动脉冲引起的复杂动力学导致旋波近似不再适用,反而会阻碍高保真度比特操作的实现.本文提出了一种增加简单的正交脉冲的方法,可以很好地抑制强驱动引起的高频振荡项的操作错误.数值计算结果表明,NOT门的保真度在无噪声时可达99.99%且操作时间只需2 ns.特别地,即便电荷噪声强度到了2μe V的水平,NOT门的平均保真度也可高于99.9%.值得注意的是,该方案同时也适用于任意单比特量子门的优化.因此,本文的脉冲优化方案将有助于获得快速高保真度的自旋单态-三重态量子比特.

多逻辑比特表面码结构设计及其逻辑CNOT门实现

量子计算因具有并行处理能力,相比于经典计算有着指数级的加速,但量子系统具有脆弱性,极易受到噪声的影响,量子纠错码是克服量子噪声的有效手段.量子表面码是一种拓扑稳定子码,由于其结构上的最近邻居特点和较高的容错阈值,表面码在大规模容错量子计算方面具有巨大的潜力.目前已有的基于边界的表面码均为编码一个逻辑比特的表面码,本文主要研究基于边界如何实现多逻辑量子比特的编码,包括设计表面码的结构,根据结构找出对应的稳定子和逻辑操作,进一步根据稳定子设计出基于稳定子实现的编码线路;在研究基于测量和纠正的单量子比特间CNOT实现原理和基于融合操作和分割操作的单逻辑量子比特表面码间CNOT门实现原理的基础上,优化了基于融合操作和分割操作的单逻辑量子比特表面码间CNOT门实现方案,将其扩展到所设计的多逻辑量子比特表面码上实现了多逻辑量子比特表面码之间的CNOT操作,并通过仿真验证量子线路的正确性.本文设计的多逻辑比特表面码克服了单比特表面码不能密铺于量子芯片的缺点且提高了某些逻辑操作的长度,提高了容错能力.基于联合测量的思想降低了对辅助比特的要求且减小了实现过程中对量子资源的需求.

基于量子元胞自动机的5输入择多门设计与应用

随着量子元胞自动机(quantum-dot cellular automata,QCA)电路复杂度不断上升,传统的3输入择多门逐渐无法满足现有的需求.为了在减少QCA电路的逻辑深度的同时降低开销,提出一种5输入择多门以实现高效的单层QCA电路.首先将输入元胞进行分散排列,通过中间元胞相连,保证5输入择多门的逻辑正确性;然后根据元胞电子间库仑作用力确定输出元胞的位置,构造出一种低功耗的5输入择多门;最后基于所提出的择多门设计一种D触发器,其具有低复杂度和低开销等特点.采用QCADesigner和QCADesigner-E工具对所提设计的功能、性能和功耗进行评估,结果表明,与现有的结构相比,所提出的5输入择多门不仅总功耗平均减少约57%,而且实现了高极化的输出;所提出的触发器总功耗减少约78%,复杂性、面积和延迟分别降低约35%,28%和28%.

利用量子门实现横场伊辛模型基态的制备

横场伊辛模型作为可以精确求解且具有量子相变性质的模型,成为了有关量子相变研究的重要平台。利用常见的量子门设计出量子态多层线路图来制备少格点数的横场伊辛模型的基态,通过逐步解放量子门的参数要求,计算出目标态与末态之间的交叠最大值,最后得到精度允许范围内制备目标态所需的参数。结果表明,在选定的g值范围内,制备态与目标态的最佳交叠值超过了0.99,由此可知,此研究方法在格点很少的情况下具有可行性,为今后相关研究提供了很好的基础。

d维量子系统中无需纠缠的量子身份认证协议

单光子量子身份认证协议不需要任何纠缠光子源,在一定程度上节省了量子资源。目前已有研究证明了在2维量子系统中,单光子量子身份认证协议在CNOT攻击下的安全性。文章基于奇素数d维计算基的受控非门与受控非门的相位反冲,证明了d维相互无偏基的受控非门的输出结果,即目标比特选择第一组相互无偏基中的向量时,控制比特发生改变,而目标比特选择其余d-1组相互无偏基中的任一向量时,产生纠缠态。基于此输出结果,文章提出了在奇素数d维量子系统中的量子身份认证协议,该协议可以在不泄露通信双方认证的预共享密钥的前提下验证双方的身份,且可以使用随机生成的密钥检测敌手的存在。在d维的协议中,通信双方选择的量子比特数目越多,协议成功的概率越高。安全性分析表明,该协议可以抵御冒充攻击、拦截测量重发攻击、纠缠测量攻击以及CNOT攻击。

基于量子元胞自动机的n位全加器设计

量子元胞自动机(Quantum-dot Cellular Automata,QCA)以其功耗低、纳米级设计、运算速度高等特点被认为是一门新兴技术,在不久的将来有望取代CMOS工艺,用于量子计算机的电路设计.近年来,在QCA电路中有很多使用三输入择多门(M3)和三输入异或门(XOR^(3))设计的全加器(Full Adder,FA).本文以这两种逻辑门为基础,结合QCA电路特有的时钟特点,设计了三种新型的n位全加器(FA1,FA2,FA3).FA1只使用了一个1位全加器,它的元胞的数量和电路面积比已发表的8位全加器至少减少了78%和90%,但一个时钟周期只能完成1位计算,延迟较大;FA2的元胞的数量和电路面积比已发表的8位全加器至少减少了47%和63%,可以在一个时钟周期内完成2位计算;FA3在一个时钟周期内可以进行4位计算,延迟最小.FA1、FA2和FA3作为n位全加器,随着全加器位数的增加,它们的元胞的数量和电路面积是不会改变的,这是以往设计所不能实现的.

跨越7 km分布式光量子计算实现

据报道,中国科学技术大学郭光灿院士团队基于多模式固态量子存储和量子门隐形传送协议,在合肥实现跨越7 km的非局域量子门,并演示了分布式的多伊奇-乔萨算法及量子相位估计算法。研究成果日前发表在国际期刊《自然·通讯》上。量子计算是当前国际科研的重要领域。目前,传统的做法是在一台量子计算机上实现越来越多的量子比特。但随着量子比特的增加,信号串扰、布线和制冷等方面的技术限制可能出现。因此,研制多台量子计算机,让它们远程互联合力实现分布式量子计算从而在远程形成“超级量子算力”,成为量子计算研究的新思路。

一种改进的量子旋转门量子遗传算法

量子遗传算法易陷入局部极值。为此,提出一种改进量子旋转门的量子遗传算法。将量子比特的概率幅值应用于染色体编码,使用量子旋转门实现染色体的更新操作,从而实现目标的优化求解。理论分析及实验结果表明,该算法以概率1收敛,强收敛于1ε,与双链遗传算法相比,能增加算法复杂度,延长平均时间,对验证函数1收敛次数由3次增加到7次,对验证函数2收敛次数由8次增加到9次。

用基本两位量子逻辑门实现n位量子逻辑门的研究

量子电路是实现量子态幺正演化的手段,一位和两位门是构成量子电路的基础。Barenco用基本的两位量子逻辑门实现n位量子逻辑门功能,张登玉在Barenco的工作基础上对用基本的两位量子逻辑门实现n位量子逻辑门功能进行了改进。通过对Barenco方案和张登玉方案的分析和研究,提出了一个用基本的两位量子逻辑门实现n位量子逻辑门功能的新方案,该方案结构更简单,且所用的两位门更易于实现,同时指出和改正了张文的不太准确的结论。

基于通用量子门的量子遗传算法及应用

为加快量子遗传算法的参数更新速度,简化遗传操作步骤,提出了一种基于通用量子门的量子遗传算法(Quantum Genetic Algorithm with Universal Quantum Gate,UQGA)。该方法以通用量子门为逻辑计算单位,对染色体进行遗传操作。利用Hadamard门进行基础变换;通用量子门通过新的旋转角度函数,对各个基因位进行选择、变异操作;通过求解适应度函数,得到全局最优解;同时,算法经数学证明是收敛的。该算法应用到函数极值搜索和Iris数据集特征选择中。实验结果表明,UQGA具有较好的全局搜索和特征选择性能,尤其是在收敛速度、运算时间和分类准确率方面明显优于普通量子遗传算法和普通遗传算法。

非可逆逻辑门的量子可逆实现研究

经典的逻辑关系可以使用逻辑函数加以表示,通过类比可以定义量子逻辑函数。然而量子逻辑门实现的都是幺正变换,从而是可逆变换,非可逆变换不能直接实现。通过添加辅助量子位可以增添量子输出信号的区分位,完成对非可逆逻辑门的改造,使得非可逆逻辑门在量子逻辑电路中得到可逆实现。具体研究了或门、与非门以及或非门等常见的逻辑门的改造方法。以丢失部分量子信息为代价来改造量子逻辑电路,并给出了可以实现的优化后的量子逻辑电路。

基于多目标扩展通用Toffoli门的量子比较器设计

利用多目标扩展通用Toffoli门,提出了经典量子信息比较器的设计构造方法,并对其正确性进行了理论证明,在此基础之上,给出了量子比较器在简单搜索问题中的一个应用。与其它同类量子比较器相比,此比较器通过减少使用辅助位来节约相关量子资源;通过设置多目标扩展通用Toffoli门的控制条件,使得在比较出结果后剩余的门不再起作用,从而提高了运行效率,降低了出错率,增强了比较器的鲁棒性。