基于电-热-结构耦合分析的SiC MOSFET可靠性研究

作为应用前景广阔的功率器件,SiC金属氧化物半导体场效应晶体管(MOSFET)的可靠性分析至关重要。基于结构几何、材料特性和边界条件的建模方法可以显著缩短失效分析周期。考虑器件电阻随温度变化的特性,构建电-热-结构耦合的有限元模型,针对健康状态及不同失效模式进行温度和应力研究。结果表明,功率循环过程中键合线与芯片连接处受到的热应力最大,焊料层与芯片接触面的边缘位置次之;键合线失效对器件寿命影响最大,且焊料层中心空洞产生的应力大于边缘空洞产生的应力。仿真结果可为提升器件可靠性提供重要参考。

胶体金量子点浮置栅MOS结构的制备及其C-V特性

通过单相相转移法合成了胶体金纳米粒子,利用异种电荷之间的静电相互吸引作用,采用自组装技术制备了二维有序纳米金阵列。在此基础上,制备了在氧化层中内嵌纳米金颗粒的金属-氧化层-半导体（MOS）结构,并研究了其C-V特性。扫描电镜显示金粒子的直径在6~7 nm左右,C-V测量结果显示胶体金量子点浮置栅MOS结构存在3V左右的平带电压偏移。通过这种方法制备的胶体金量子点浮置栅MOS结构可以在非挥发性存储器研究方面展现巨大的应用前景。

Al2O3介质层厚度对AlGaN/GaN金属氧化物半导体-高电子迁移率晶体管性能的影响

在蓝宝石衬底上采用原子层淀积法制作了三种不同Al2O3介质层厚度的绝缘栅高电子迁移率晶体管.通过对三种器件的栅电容、栅泄漏电流、输出和转移特性的测试表明:随着Al2O3介质层厚度的增加,器件的栅控能力逐渐减弱,但是其栅泄漏电流明显降低,击穿电压相应提高.通过分析认为薄的绝缘层能够提供大的栅电容,因此其阈值电压较小,但是绝缘性能较差,并不能很好地抑制栅电流的泄漏;其次随着介质厚度的增加,可以对栅极施加更高的正偏压,因此获得了更高的最大饱和电流.另外,对三种器件的C-V与跨导特性的深入分析证明了较厚的Al2O3层拥有更好的介质质量与钝化效果.

低温低剂量率下金属-氧化物-半导体器件的辐照效应

对金属 氧化物 半导体 (MOS)器件在低剂量率γ射线辐照条件下的剂量率效应以及温度效应进行了研究 .对不同剂量率、不同温度辐照后MOS器件的阈值电压漂移进行了比较 .结果表明 ,低剂量率辐照下 ,感生界面态要受到辐照时间的长短以及生成的氢离子数目的影响 ,辐照时间越长 ,生成的氢离子越多 ,感生界面态密度越大 ;温度对界面态的影响与界面态建立的时间有关 ,低温辐照时 。

溶胶-凝胶法制备的Pt/Bi_(3.15)Nd_(0.85)Ti_3O_(12)/SrTiO_3/Si电容结构及其性能研究

采用溶胶-凝胶法制备了Pt/Bi3.15Nd0.85Ti3O12/SrTiO3/Si多层电容即金属-铁电层-绝缘层-半导体结构,并对其电学性能进行了测试与分析。获得的存储窗口电压约为2.5V,漏电流密度低于10-8 A·cm-2,保持时间达7.5h以上。制备的SrTiO3薄膜表现出较高的介电性和较好的绝缘性。

低亚阈值摆幅铝掺杂二氧化铪铁电材料金属-铁电层-绝缘层-半导体场效晶体管研究

首次制备了完全CMOS工艺兼容的铝掺杂二氧化铪铁电材料金属-铁电层-绝缘层-半导体场效晶体管,并对其电学特性,如I-V,C-V等进行测量与分析,最终实现亚阈值摆幅为27 mV/decade的金氧半场效晶体管.栅极漏电流机制亦被探讨,并推断出Poole-Frenkel效应是产生铝掺杂二氧化铪铁电材料晶体管漏电流的主要原因.

金属-氧化物-半导体场效应管辐射效应模型研究

基于氧化层陷阱电荷以及界面陷阱电荷的产生动力学以及辐射应力损伤的微观机理,推导出了金属-氧化物-半导体场效应管(MOSFET)中辐射应力引起的氧化层陷阱电荷、界面陷阱电荷导致的阈值电压漂移量与辐射剂量之间定量关系的模型.根据模型可以得到:低剂量情况下,氧化层陷阱电荷与界面陷阱电荷导致的阈值电压漂移量与辐射剂量成正比;高剂量情况下,氧化层陷阱电荷导致的阈值电压漂移量发生饱和,其峰值与辐射剂量无关,界面陷阱电荷导致的阈值电压漂移量与辐射剂量呈指数关系.另外,模型还表明氧化层陷阱电荷与界面陷阱电荷在不同的辐射剂量点开始产生饱和现象,其中界面陷阱电荷先于氧化层陷阱电荷产生饱和现象.最后,用实验验证了该模型的正确性.该模型可以较为准确地预测辐射应力作用下MOSFET的退化情况.

山梨酸插层Zn-Al双金属氢氧化物的超分子结构及热分解行为

以锌铝双金属氢氧化物(Zn-Al layered double hydroxides,ZnAl-LDHs)为主体,以食品防腐剂山梨酸(sorbic acid:SA)为客体,通过共沉淀自组装法合成了超分子结构有机-无机复合物山梨酸插层LDHs.运用综合分析方法,包括常规的X射线衍射(XRD)、红外光谱(IR)和紫外-可见光谱(UV-Vis)测试及原位热重/差热/质谱(TG/DTA/MS)和原位高温X射线衍射(in situ HT-XRD)等表征技术,详细探讨了该插层化合物的超分子结构及热分解行为.

HfO_2/TaON叠层栅介质Ge MOS器件制备及电性能研究

为提高高k/Ge MOS器件的界面质量,减小等效氧化物厚度(EOT),在high-k介质和Ge表面引入薄的TaON界面层。相对于没有界面层的样品,HfO2/TaON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和较好的输出特性。因此利用TaON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的高k/Ge界面质量有着重要的意义。

超薄HfN界面层对HfO_2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。

类钙钛矿结构的稀土锰氧化物中的导电机制

１９５１年 Ｚｅｎｅｒ提出“双交换作用模型”以解释钙钛矿型锰氧化物中在居里温度处同时发生的铁磁相到顺磁相及金属－半导体转变，近年来，在这类材料中发现了所谓的庞磁电阻效应，对其中的导电机制的研究有了新的进展．本文综述了类钙钛矿结构的稀土锰氧化物中导电机制的研究进展．

屏蔽栅结构射频功率VDMOSFET研制

在台栅垂直双扩散金属-氧化物-半导体场效应晶体管(VDMOSFET)的结构基础上,利用常规硅工艺技术,研制出了一种具有屏蔽栅结构的射频功率VDMOSFET器件,在多晶硅栅电极与漏极漂移区之间的氧化层中间加入了多晶硅屏蔽层,大幅度降低了器件的栅漏电容Cgd。研制出的屏蔽栅结构VDMOSFET器件的总栅宽为6 cm、漏源击穿电压为57 V、漏极电流为4.3 A、阈值电压为3.0 V、跨导为1.2 S,与结构尺寸相同、直流参数相近的台栅结构VDMOSFET器件相比,屏蔽栅结构VDMOSFET器件的栅漏电容降低了72%以上,器件在175 MHz、12 V的工作条件下,连续波输出功率为8.4 W、漏极效率为70%、功率增益为10 dB。

多种栅结构SOI NMOS器件ESD特性研究

研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。

一种新型VDMOS器件结构的设计与实现

垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)器件是一种以多子为载流子的器件,具有开关速度快、开关损耗小、输入阻抗高、工作频率高以及热稳定性好等特点。提出一款60 V平面栅VDMOS器件的设计与制造方法,开发出一种新结构方案,通过减少一层终端层版图的光刻,将终端结构与有源区结构结合在一张光刻版上,并在终端工艺中设计了一种改善终端耐压的钝化结构,通过使用聚酰亚胺光刻胶(PI)钝化工艺代替传统的氮化硅钝化层。测试结果表明产品满足设计要求,以期为其他规格的芯片设计提供一种新的设计思路。

国产6.5 kV/400 A SiC MOSFET模块研制及电气特性研究

为满足当前新型电力系统中电能变换装备对器件高压、大容量、工作频率高、开关损耗低的需求,文中自主研制一款国内最高功率等级的6.5 kV/400 A碳化硅金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field effect transistor,MOSFET)模块,并对其电气特性开展研究。首先,对模块的电路与封装结构进行设计,通过热仿真和阻抗测量手段,对所研制模块的热特性以及回路寄生参数进行分析;其次,对所研制的模块开展常温(25℃)及高温(150℃)下的静态、动态特性测量。测量结果表明,在常温、高温条件下,模块的阻断漏电流与栅源极漏电流微小,且开关损耗维持一致,具备较好的耐高温特性。同时,相较于同电压电流规格的硅绝缘栅双极型晶体管器件,模块开关损耗可降低72%以上。最后,搭建碳化硅器件连续运行工况实验平台,模拟器件在换流装备中的实际运行工况,对模块进行半桥正弦脉宽调制逆变连续运行实验。连续运行实验结果表明,该模块在电压3600 V、器件电流峰值280 A条件下连续运行1h无异常,初步验证模块具备工程应用能力。研究可为高压碳化硅MOSFET的研制及工程应用提供一定支撑。

原子层沉积Al2O3／n-GaN MOS结构的电容特性：

利用原子层沉积技术制备了具有圆形透明电极的Ni/Au/Al2O3/n-GaN金属-氧化物-半导体结构,研究了紫外光照对样品电容特性及深能级界面态的影响,分析了非理想样品积累区电容随偏压增加而下降的物理起源.在无光照情形下,由于极长的电子发射时间与极慢的少数载流子热产生速率,样品的室温电容-电压扫描曲线表现出典型的深耗尽行为,且准费米能级之上占据深能级界面态的电子状态保持不变.当器件受紫外光照射时,半导体耗尽层内的光生空穴将复合准费米能级之上的深能级界面态电子,同时还将与氧化层内部的深能级施主态反应.非理想样品积累区电容的下降可归因于绝缘层漏电导的急剧增大,其诱发机理可能是与氧化层内的缺陷态及界面质量有关的"charge-to-breakdown"过程.

MOS电容的热载流子损伤及其与电离辐射损伤的关系

通过对国产加固 N型 MOS电容进行衬底热电子高场注入 ( SHE)及 γ总剂量辐照实验 ,特别是进行总剂量辐射损伤后的热载流子损伤叠加实验 ,从微观氧化物电荷、界面态的感生变化及其界面态的能量分布变化等角度研究比较了 MOS结构热载流子损伤特性及与电离辐射损伤的关系。

含氮MOS栅介质中氮的结键模式

借助于 XPS分析技术 ,首次研究了 MOS结构栅 Si O2 中引入 N后的结键模式。结果表明 ,N主要以Si-N而非 Si-O-N结键形式存在于栅 Si O2 中。含 N MOS介质抗辐射 /热载流子损伤能力得以提高的根本原因是 Si-N结键替换部分对辐射敏感的

薄膜SOI MOS器件阈值电压的解析模型分析

研究了薄膜全耗尽增强型 SOIMOS器件阈值电压的解析模型 ,并采用计算机模拟 ,得出了硅膜掺杂浓度和厚度、正栅和背栅二氧化硅层厚度及温度对阈值电压影响的三维分布曲线 ,所得到的模拟结果和理论研究结果相吻合。

纳米MOS器件中的超浅结和相关离子掺杂新技术的发展

MOS器件特征尺寸进入纳米领域时如何形成超浅结是一个重要的挑战。文中讨论了纳米 MOS器件对超浅结离子束掺杂技术的特殊要求以及发展超浅结的主要途径 ,介绍了目前超浅结离子掺杂新技术的最新发展 ,并对其前景进行了展望。