低亚阈值摆幅铝掺杂二氧化铪铁电材料金属-铁电层-绝缘层-半导体场效晶体管研究

首次制备了完全CMOS工艺兼容的铝掺杂二氧化铪铁电材料金属-铁电层-绝缘层-半导体场效晶体管,并对其电学特性,如I-V,C-V等进行测量与分析,最终实现亚阈值摆幅为27 mV/decade的金氧半场效晶体管.栅极漏电流机制亦被探讨,并推断出Poole-Frenkel效应是产生铝掺杂二氧化铪铁电材料晶体管漏电流的主要原因.

Al2O3介质层厚度对AlGaN/GaN金属氧化物半导体-高电子迁移率晶体管性能的影响

在蓝宝石衬底上采用原子层淀积法制作了三种不同Al2O3介质层厚度的绝缘栅高电子迁移率晶体管.通过对三种器件的栅电容、栅泄漏电流、输出和转移特性的测试表明:随着Al2O3介质层厚度的增加,器件的栅控能力逐渐减弱,但是其栅泄漏电流明显降低,击穿电压相应提高.通过分析认为薄的绝缘层能够提供大的栅电容,因此其阈值电压较小,但是绝缘性能较差,并不能很好地抑制栅电流的泄漏;其次随着介质厚度的增加,可以对栅极施加更高的正偏压,因此获得了更高的最大饱和电流.另外,对三种器件的C-V与跨导特性的深入分析证明了较厚的Al2O3层拥有更好的介质质量与钝化效果.

基于电-热-结构耦合分析的SiC MOSFET可靠性研究

作为应用前景广阔的功率器件,SiC金属氧化物半导体场效应晶体管(MOSFET)的可靠性分析至关重要。基于结构几何、材料特性和边界条件的建模方法可以显著缩短失效分析周期。考虑器件电阻随温度变化的特性,构建电-热-结构耦合的有限元模型,针对健康状态及不同失效模式进行温度和应力研究。结果表明,功率循环过程中键合线与芯片连接处受到的热应力最大,焊料层与芯片接触面的边缘位置次之;键合线失效对器件寿命影响最大,且焊料层中心空洞产生的应力大于边缘空洞产生的应力。仿真结果可为提升器件可靠性提供重要参考。

微波场效应晶体管的研制

本报告叙述了能给出微波功率的砷化镓肖特基势垒栅场效应晶体管的研究结果。这个方案在3千兆赫下已达到1.2瓦的饱和功率,它是在单个的基片载体上由六个栅宽为500微米的小器件并联而成。在3千兆赫下单个器件的小信号增益高达10分贝(截止频率为10千兆赫)。用六个器件并联在3千兆赫下可获得5分贝的增益,输出功率达到800毫瓦。在小信号电平下相互调制分量的测量方法给出-23分贝的三级相互调制分量的结果,对于低的谐波失真来说,这是并未最佳化的器件的典型结果。为了迅速鉴定出制造场效应晶体管的外延材料的质量,采用了水银探针这种技术。从这一工作所得到的结论是欲获较大功率只能靠增大单一器件的尺寸来实现,这是因为在单一基片载体上并联比六个还多的子器件要引起放大器性能的退化。文中对宽为5000微米的自对准栅的器件制造过程作了描述。

绝缘栅双极晶体管(IGBT)原理介绍及在UPS方面应用

IGBT(Insulated Gate Bipolar Transistor),也称为绝缘栅双极晶体管,是一种复合了功率场效应管和电力晶体管的优点而产生的一种新型复合器件,本文主要介绍了IGBT的结构特性、工作原理,最后对IGBT在UPS方面的实际应用进行了分析介绍。

HfO_2/TaON叠层栅介质Ge MOS器件制备及电性能研究

为提高高k/Ge MOS器件的界面质量,减小等效氧化物厚度(EOT),在high-k介质和Ge表面引入薄的TaON界面层。相对于没有界面层的样品,HfO2/TaON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和较好的输出特性。因此利用TaON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的高k/Ge界面质量有着重要的意义。

超薄HfN界面层对HfO_2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。

HfO_2/TaON叠层栅介质Ge pMOSFET制备及迁移率退化研究

为提高high-k/Ge界面质量,在high-k介质和Ge表面引入薄的TaON界面层。相对于没有界面层的样品,HfO2/TaON叠层栅介质Ge pMOSFET样品的空穴迁移率有显著提高,但仍小于理论预测值。利用high-k栅介质MOSFET中各种新的附加散射机制,分析了迁移率退化的原因,模型计算结果与实验结果一致。

降低金属与n型Ge接触电阻方法的研究进展

Ge材料中n型杂质激活的电子浓度偏低,以及费米能级钉扎效应导致的金属与n型Ge接触电子势垒高度偏大,使金属与n型Ge接触电阻较大。基于Ge的材料特性,分析了缺陷对杂质浓度以及费米能级钉扎对电子势垒高度的影响;综述了提高Ge材料中n型掺杂电子浓度的方法,如激光退火、磷和锑共掺、循环离子注入/退火、氟钝化等;讨论了降低金属与n型Ge接触电子势垒高度的途径,即插入薄的界面层形成金属-界面层-Ge接触。电子浓度的提高,以及电子势垒高度的降低,有效地减小了金属与n型Ge接触电阻。

屏蔽栅结构射频功率VDMOSFET研制

在台栅垂直双扩散金属-氧化物-半导体场效应晶体管(VDMOSFET)的结构基础上,利用常规硅工艺技术,研制出了一种具有屏蔽栅结构的射频功率VDMOSFET器件,在多晶硅栅电极与漏极漂移区之间的氧化层中间加入了多晶硅屏蔽层,大幅度降低了器件的栅漏电容Cgd。研制出的屏蔽栅结构VDMOSFET器件的总栅宽为6 cm、漏源击穿电压为57 V、漏极电流为4.3 A、阈值电压为3.0 V、跨导为1.2 S,与结构尺寸相同、直流参数相近的台栅结构VDMOSFET器件相比,屏蔽栅结构VDMOSFET器件的栅漏电容降低了72%以上,器件在175 MHz、12 V的工作条件下,连续波输出功率为8.4 W、漏极效率为70%、功率增益为10 dB。