低亚阈值摆幅铝掺杂二氧化铪铁电材料金属-铁电层-绝缘层-半导体场效晶体管研究

首次制备了完全CMOS工艺兼容的铝掺杂二氧化铪铁电材料金属-铁电层-绝缘层-半导体场效晶体管,并对其电学特性,如I-V,C-V等进行测量与分析,最终实现亚阈值摆幅为27 mV/decade的金氧半场效晶体管.栅极漏电流机制亦被探讨,并推断出Poole-Frenkel效应是产生铝掺杂二氧化铪铁电材料晶体管漏电流的主要原因.

溶胶-凝胶法制备的Pt/Bi_(3.15)Nd_(0.85)Ti_3O_(12)/SrTiO_3/Si电容结构及其性能研究

采用溶胶-凝胶法制备了Pt/Bi3.15Nd0.85Ti3O12/SrTiO3/Si多层电容即金属-铁电层-绝缘层-半导体结构,并对其电学性能进行了测试与分析。获得的存储窗口电压约为2.5V,漏电流密度低于10-8 A·cm-2,保持时间达7.5h以上。制备的SrTiO3薄膜表现出较高的介电性和较好的绝缘性。

绝缘栅双极晶体管(IGBT)原理介绍及在UPS方面应用

IGBT(Insulated Gate Bipolar Transistor),也称为绝缘栅双极晶体管,是一种复合了功率场效应管和电力晶体管的优点而产生的一种新型复合器件,本文主要介绍了IGBT的结构特性、工作原理,最后对IGBT在UPS方面的实际应用进行了分析介绍。

微波场效应晶体管的研制

本报告叙述了能给出微波功率的砷化镓肖特基势垒栅场效应晶体管的研究结果。这个方案在3千兆赫下已达到1.2瓦的饱和功率,它是在单个的基片载体上由六个栅宽为500微米的小器件并联而成。在3千兆赫下单个器件的小信号增益高达10分贝(截止频率为10千兆赫)。用六个器件并联在3千兆赫下可获得5分贝的增益,输出功率达到800毫瓦。在小信号电平下相互调制分量的测量方法给出-23分贝的三级相互调制分量的结果,对于低的谐波失真来说,这是并未最佳化的器件的典型结果。为了迅速鉴定出制造场效应晶体管的外延材料的质量,采用了水银探针这种技术。从这一工作所得到的结论是欲获较大功率只能靠增大单一器件的尺寸来实现,这是因为在单一基片载体上并联比六个还多的子器件要引起放大器性能的退化。文中对宽为5000微米的自对准栅的器件制造过程作了描述。

HfO_2/TaON叠层栅介质Ge MOS器件制备及电性能研究

为提高高k/Ge MOS器件的界面质量,减小等效氧化物厚度(EOT),在high-k介质和Ge表面引入薄的TaON界面层。相对于没有界面层的样品,HfO2/TaON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和较好的输出特性。因此利用TaON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的高k/Ge界面质量有着重要的意义。

超薄HfN界面层对HfO_2栅介质Ge pMOSFET电性能的改进

通过在高k介质和Ge表面引入一层超薄HfN界面层,实验制备了HfO2/HfON叠层栅介质Ge MOS器件。与没有界面层的样品相比,HfO2/HfON叠层栅介质MOSFET表现出低的界面态密度、低的栅极漏电和高有效迁移率。因此利用HfON作为Ge MOS器件的界面钝化层对于获得小的等效氧化物厚度和高的high-k/Ge界面质量有着重要的意义。

考虑界面捕获效应的MIFIS结构电学性能

结合量子力学模型、偶极子转换理论和金属氧化物半导体结构的半导体物理理论,对描述金属层-绝缘层-铁电层-绝缘层-半导体(MIFIS)结构电学性能的模型进行了改进。该模型考虑了半导体表面的界面捕获态,利用该模型,研究了界面捕获态对半导体表面势-电压(φSi-V)特性和MIFIS结构低频电容-电压(C-V)特性及记忆窗口的影响。结果显示,随着界面捕获态密度的增加,φSi-V和C-V特性曲线沿电压正方向移动并发生变形,记忆窗口逐渐减小,即界面捕获态密度越大,MIFIS结构的电学性能越差。该研究在MIFIS结构器件的设计和制作方面具有指导意义。

用于非破坏性读出铁电存储器的MFIS结构的机理研究

分析了 MFIS FET的工作机理以及影响 MFIS电容的存储窗口特性的因素 ,提出用存储窗口与铁电薄膜正、负矫顽电压的差值来评价存储窗口特性 ,制备了 Au/Cr/PZT/Zr O2 /Si的 MFIS结构并研究了其存储窗口特性 ,存储窗口随 Zr O2 的厚度变化呈现一个极大值 ,甚至会出现 C-V曲线方向的变化 ,而 PZT薄膜的厚度增大会导致窗口增大 ,这是由于界面效应以及在铁电层和介质阻挡层上电压分配关系的不同而造成的 ,这一结果与前面的分析很好地吻合。当 Zr O2 和 PZT的厚度分别为 3 0 nm和 2 5 0 nm、扫描电压从 -5 V到 +5 V变化时 ,存储窗口大小为 2 .5 V,与相应的铁电薄膜的正、负矫顽电压的差值的比为 0 .8。