基于电-热-结构耦合分析的SiC MOSFET可靠性研究

作为应用前景广阔的功率器件,SiC金属氧化物半导体场效应晶体管(MOSFET)的可靠性分析至关重要。基于结构几何、材料特性和边界条件的建模方法可以显著缩短失效分析周期。考虑器件电阻随温度变化的特性,构建电-热-结构耦合的有限元模型,针对健康状态及不同失效模式进行温度和应力研究。结果表明,功率循环过程中键合线与芯片连接处受到的热应力最大,焊料层与芯片接触面的边缘位置次之;键合线失效对器件寿命影响最大,且焊料层中心空洞产生的应力大于边缘空洞产生的应力。仿真结果可为提升器件可靠性提供重要参考。

溶胶-凝胶法制备的Pt/Bi_(3.15)Nd_(0.85)Ti_3O_(12)/SrTiO_3/Si电容结构及其性能研究

采用溶胶-凝胶法制备了Pt/Bi3.15Nd0.85Ti3O12/SrTiO3/Si多层电容即金属-铁电层-绝缘层-半导体结构,并对其电学性能进行了测试与分析。获得的存储窗口电压约为2.5V,漏电流密度低于10-8 A·cm-2,保持时间达7.5h以上。制备的SrTiO3薄膜表现出较高的介电性和较好的绝缘性。

低亚阈值摆幅铝掺杂二氧化铪铁电材料金属-铁电层-绝缘层-半导体场效晶体管研究

首次制备了完全CMOS工艺兼容的铝掺杂二氧化铪铁电材料金属-铁电层-绝缘层-半导体场效晶体管,并对其电学特性,如I-V,C-V等进行测量与分析,最终实现亚阈值摆幅为27 mV/decade的金氧半场效晶体管.栅极漏电流机制亦被探讨,并推断出Poole-Frenkel效应是产生铝掺杂二氧化铪铁电材料晶体管漏电流的主要原因.

溶胶-凝胶法制备Bi_2O_3-ZnO-Nb_2O_5薄膜及GaN MIS结构C-V特性

采用溶胶-凝胶法制备出高介电常数的Bi2O3-ZnO-Nb2O5(BZN)薄膜.总结出适合作为GaN金属-绝缘层-半导体场效应晶体管(MISFET)栅介质的BZN薄膜的原料配比、烧结温度和保温时间等工艺参数,解决了原料溶解、粘稠度、浸润度等工艺问题.同时,结合半导体工艺制造出以BZN薄膜为绝缘介质的GaNMIS结构,通过测量到的高频C-V特性曲线,得到薄膜的相对介电常数为91,MIS结构的强反型电压为-3.4V,平带电压为-1.9V.

胶体金量子点浮置栅MOS结构的制备及其C-V特性

通过单相相转移法合成了胶体金纳米粒子,利用异种电荷之间的静电相互吸引作用,采用自组装技术制备了二维有序纳米金阵列。在此基础上,制备了在氧化层中内嵌纳米金颗粒的金属-氧化层-半导体（MOS）结构,并研究了其C-V特性。扫描电镜显示金粒子的直径在6~7 nm左右,C-V测量结果显示胶体金量子点浮置栅MOS结构存在3V左右的平带电压偏移。通过这种方法制备的胶体金量子点浮置栅MOS结构可以在非挥发性存储器研究方面展现巨大的应用前景。

栅极面积和ESD结构对AlGaN/GaN MIS-HEMTs中LPCVD-SiNx栅介质TDDB特性的影响

基于CMOS兼容性GaN工艺,研制出具有低压化学气相沉积SiNx栅介质的硅基AlGaN/GaN异质结金属-绝缘层-半导体高电子迁移率晶体管(MIS-HEMTs)器件。通过威布尔统计分析,研究了栅介质面积和静电释放(ESD)结构对SiNx的经时击穿(TDDB)特性的影响。结果表明,较小的栅介质面积有利于更长的器件寿命,而ESD保护结构有利于提升器件栅介质在高电压应力下的可靠性和稳定性,主要原因为SBD的寄生电容可有效吸收电脉冲感应在介质薄膜中产生的电荷。最后,通过线性E模型预测具有35 nm厚LPCVD-SiNx栅介质的AlGaN/GaN MIS-HEMTs在栅极电压为13 V条件下的击穿寿命可达20年(0.01%,T=25℃)。

用于非破坏性读出铁电存储器的MFIS结构的机理研究

分析了 MFIS FET的工作机理以及影响 MFIS电容的存储窗口特性的因素 ,提出用存储窗口与铁电薄膜正、负矫顽电压的差值来评价存储窗口特性 ,制备了 Au/Cr/PZT/Zr O2 /Si的 MFIS结构并研究了其存储窗口特性 ,存储窗口随 Zr O2 的厚度变化呈现一个极大值 ,甚至会出现 C-V曲线方向的变化 ,而 PZT薄膜的厚度增大会导致窗口增大 ,这是由于界面效应以及在铁电层和介质阻挡层上电压分配关系的不同而造成的 ,这一结果与前面的分析很好地吻合。当 Zr O2 和 PZT的厚度分别为 3 0 nm和 2 5 0 nm、扫描电压从 -5 V到 +5 V变化时 ,存储窗口大小为 2 .5 V,与相应的铁电薄膜的正、负矫顽电压的差值的比为 0 .8。

Au/PZT/BIT/p-Si结构铁电存储二极管存储特性

采用脉冲激光沉积方法 (PLD)制备了Au/PZT/BIT/p Si结构铁电存储二极管 .对其铁电性能和存储特性进行了实验研究 .铁电性能测试显示较饱和的、不对称的电滞回线 ,其剩余极化和矫顽场分别约为 1 5 μC/cm2 和 48kV/cm ;1 0 9次开关极化后剩余极化和矫顽场分别仅下降 1 0 %和增加 1 2 % ;观察到源于铁电极化的C V和I V特性回线 ;电流密度 + 4V电压下为 6 .7× 1 0 -8A/cm2 ;在 + 2V的读电压下 ,读“1”和读“0”电流有 0 .0 5 μA的明显差别 ;保持时间达 30min以上 .

原子层沉积Al2O3／n-GaN MOS结构的电容特性：

利用原子层沉积技术制备了具有圆形透明电极的Ni/Au/Al2O3/n-GaN金属-氧化物-半导体结构,研究了紫外光照对样品电容特性及深能级界面态的影响,分析了非理想样品积累区电容随偏压增加而下降的物理起源.在无光照情形下,由于极长的电子发射时间与极慢的少数载流子热产生速率,样品的室温电容-电压扫描曲线表现出典型的深耗尽行为,且准费米能级之上占据深能级界面态的电子状态保持不变.当器件受紫外光照射时,半导体耗尽层内的光生空穴将复合准费米能级之上的深能级界面态电子,同时还将与氧化层内部的深能级施主态反应.非理想样品积累区电容的下降可归因于绝缘层漏电导的急剧增大,其诱发机理可能是与氧化层内的缺陷态及界面质量有关的"charge-to-breakdown"过程.

考虑界面捕获效应的MIFIS结构电学性能

结合量子力学模型、偶极子转换理论和金属氧化物半导体结构的半导体物理理论,对描述金属层-绝缘层-铁电层-绝缘层-半导体(MIFIS)结构电学性能的模型进行了改进。该模型考虑了半导体表面的界面捕获态,利用该模型,研究了界面捕获态对半导体表面势-电压(φSi-V)特性和MIFIS结构低频电容-电压(C-V)特性及记忆窗口的影响。结果显示,随着界面捕获态密度的增加,φSi-V和C-V特性曲线沿电压正方向移动并发生变形,记忆窗口逐渐减小,即界面捕获态密度越大,MIFIS结构的电学性能越差。该研究在MIFIS结构器件的设计和制作方面具有指导意义。

屏蔽栅结构射频功率VDMOSFET研制

在台栅垂直双扩散金属-氧化物-半导体场效应晶体管(VDMOSFET)的结构基础上,利用常规硅工艺技术,研制出了一种具有屏蔽栅结构的射频功率VDMOSFET器件,在多晶硅栅电极与漏极漂移区之间的氧化层中间加入了多晶硅屏蔽层,大幅度降低了器件的栅漏电容Cgd。研制出的屏蔽栅结构VDMOSFET器件的总栅宽为6 cm、漏源击穿电压为57 V、漏极电流为4.3 A、阈值电压为3.0 V、跨导为1.2 S,与结构尺寸相同、直流参数相近的台栅结构VDMOSFET器件相比,屏蔽栅结构VDMOSFET器件的栅漏电容降低了72%以上,器件在175 MHz、12 V的工作条件下,连续波输出功率为8.4 W、漏极效率为70%、功率增益为10 dB。

高阻硅基GaN晶片上MIS栅结构GaN HEMT射频器件研制

5G通信中3.4~3.6 GHz是主要使用频段。GaN射频器件由于高频、低功耗、高线性度等优势,满足5G通信应用需求。文中在高阻硅基GaN外延片上研制了AlGaN/GaN高电子迁移率晶体管(High Electron Mobility Transistor, HEMT),并分析了金属-绝缘层-半导体(Metal-Insulator-Semiconductor,MIS)栅对器件直流和射频特性的影响。研究发现:相比于肖特基栅结构,MIS栅结构器件栅极泄漏电流减少2~5个数量级,漏极驱动电流能力和跨导提高10%以上;频率为3.5 GHz时,增益从1.5 dB提升到4.0 dB,最大资用增益从5.2 dB提升到11.0 dB,电流增益截止频率为8.3 GHz,最高振荡频率为10.0 GHz。

多种栅结构SOI NMOS器件ESD特性研究

研究了不同栅结构对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现环源结构的SOI NMOS器件抗ESD能力最强,而环栅结构的器件抗ESD能力最弱,其原因可能与器件有缘区面积和电流分布有关。