期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
基于钟控传输门绝热逻辑电路的绝热FIFO设计 被引量:3
1
作者 汪鹏君 徐建 +1 位作者 杜歆 陈耀武 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2008年第8期1294-1299,1305,共7页
通过研究先进先出存储堆栈(FIFO)和钟控传输门绝热逻辑(CTGAL)电路工作原理及结构,提出了基于CTGAL电路的绝热FIFO设计方案.该方案运用绝热计算原理,基于晶体管级设计电路,有效避免了传统CMOS逻辑的FIFO必然遇到的亚稳态和异步信号处理... 通过研究先进先出存储堆栈(FIFO)和钟控传输门绝热逻辑(CTGAL)电路工作原理及结构,提出了基于CTGAL电路的绝热FIFO设计方案.该方案运用绝热计算原理,基于晶体管级设计电路,有效避免了传统CMOS逻辑的FIFO必然遇到的亚稳态和异步信号处理等难题,实现了深度为16的基于CTGAL电路的绝热FIFO结构.HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能,与基于有效电荷恢复逻辑(ECRL)的绝热FIFO相比较,电路平均功耗节省达71%. 展开更多
关键词 钟控传输门绝热逻辑(CTGAL) 低功耗 先进先出存储堆栈(F1F0) 电路设计
下载PDF
钟控传输门绝热逻辑电路和SRAM的设计 被引量:9
2
作者 汪鹏君 郁军军 《电子学报》 EI CAS CSCD 北大核心 2006年第2期301-305,共5页
本文利用NMO S管的自举效应设计了一种新的采用二相无交叠功率时钟的绝热逻辑电路———钟控传输门绝热逻辑电路,实现对输出负载全绝热方式充放电.依此进一步设计了一种新型绝热SRAM,从而可以以全绝热方式有效恢复在字线、写位线、敏感... 本文利用NMO S管的自举效应设计了一种新的采用二相无交叠功率时钟的绝热逻辑电路———钟控传输门绝热逻辑电路,实现对输出负载全绝热方式充放电.依此进一步设计了一种新型绝热SRAM,从而可以以全绝热方式有效恢复在字线、写位线、敏感放大线及地址译码器上的大开关电容的电荷.最后,在采用TSMC 0.25μm CMO S工艺器件参数情况下,对所设计的绝热SRAM进行HSPC IE模拟,结果表明,此SRAM逻辑功能正确,低功耗特性明显. 展开更多
关键词 钟控传输门绝热逻辑 二相无交叠功率时钟 SRAM设计 低功耗
下载PDF
基于绝热电路三要素理论的绝热定时器设计
3
作者 汪鹏君 黄道 《华东理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2007年第2期248-254,共7页
为了设计低功耗定时器,首先利用钟控传输门绝热逻辑电路设计绝热触发器,然后在分析C54X的定时器结构基础上,利用绝热电路三要素理论,结合钟控传输门绝热逻辑电路及其绝热触发器的特性,提出绝热定时器的设计新方案。最后,在采用TSMC 0.25... 为了设计低功耗定时器,首先利用钟控传输门绝热逻辑电路设计绝热触发器,然后在分析C54X的定时器结构基础上,利用绝热电路三要素理论,结合钟控传输门绝热逻辑电路及其绝热触发器的特性,提出绝热定时器的设计新方案。最后,在采用TSMC 0.25μm CMOS工艺器件参数情况下,对依此理论设计的绝热定时器进行HSPCIE模拟,结果表明:该定时器逻辑功能正确,低功耗特性明显。 展开更多
关键词 钟控传输门绝热逻辑电路 绝热电路三要素理论 绝热定时器 低功耗
下载PDF
DESIGN OF TWO-PHASE SINUSOIDAL POWER CLOCK AND CLOCKED TRANSMISSION GATE ADIABATIC LOGIC CIRCUIT 被引量:5
4
作者 Wang Pengjun Yu Junjun 《Journal of Electronics(China)》 2007年第2期225-231,共7页
First the research is conducted on the design of the two-phase sinusoidal power clock generator in this paper. Then the design of the new adiabatic logic circuit adopting the two-phase sinusoidal power clocks--Clocked... First the research is conducted on the design of the two-phase sinusoidal power clock generator in this paper. Then the design of the new adiabatic logic circuit adopting the two-phase sinusoidal power clocks--Clocked Transmission Gate Adiabatic Logic (CTGAL) circuit is presented. This circuit makes use of the clocked transmission gates to sample the input signals, then the output loads are charged and discharged in a fully adiabatic manner by using bootstrapped N-Channel Metal Oxide Semiconductor (NMOS) and Complementary Metal Oxide Semiconductor (CMOS) latch structure. Finally, with the parameters of Taiwan Semiconductor Manufacturing Company (TSMC) 0.25um CMOS device, the transient energy consumption of CTGAL, Bootstrap Charge-Recovery Logic (BCRL) and Pass-transistor Adiabatic Logic (PAL) including their clock generators is simulated. The simulation result indicates that CTGAL circuit has the characteristic of remarkably low energy consumption. 展开更多
关键词 Circuit design Two-phase sinusoidal power clock Clock generator Clocked Transmission Gate Adiabatic Logic (CTGAL) circuit
下载PDF
Design of adiabatic two's complement multiplier-accumulator based on CTGAL
5
作者 Peng-jun WANG Jian XU Shi-yan YING 《Journal of Zhejiang University-Science A(Applied Physics & Engineering)》 SCIE EI CAS CSCD 2009年第2期172-178,共7页
We propose a new design scheme for a Booth encoder based on clocked transmission gate adiabatic logic(CTGAL). In the new design the structural complexity of the Booth encoder is reduced while the speed of the multipli... We propose a new design scheme for a Booth encoder based on clocked transmission gate adiabatic logic(CTGAL). In the new design the structural complexity of the Booth encoder is reduced while the speed of the multiplier is improved. The adiabatic two's complement multiplier-accumulator(MAC) is furthermore a design based on the CTGAL. The computer simulation results indicate that the designed circuit has the correct logic function and remarkably less energy consumption compared to that of the MAC based on complementary metal oxide semiconductor(CMOS) logic. 展开更多
关键词 CTGAL circuit Adiabatic circuit Booth arithmetic MULTIPLIER Two's complement MAC
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部