基于钟控传输门绝热逻辑电路的绝热FIFO设计

通过研究先进先出存储堆栈(FIFO)和钟控传输门绝热逻辑(CTGAL)电路工作原理及结构,提出了基于CTGAL电路的绝热FIFO设计方案.该方案运用绝热计算原理,基于晶体管级设计电路,有效避免了传统CMOS逻辑的FIFO必然遇到的亚稳态和异步信号处理等难题,实现了深度为16的基于CTGAL电路的绝热FIFO结构.HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能,与基于有效电荷恢复逻辑(ECRL)的绝热FIFO相比较,电路平均功耗节省达71%.

钟控传输门绝热逻辑电路和SRAM的设计

本文利用NMO S管的自举效应设计了一种新的采用二相无交叠功率时钟的绝热逻辑电路———钟控传输门绝热逻辑电路,实现对输出负载全绝热方式充放电.依此进一步设计了一种新型绝热SRAM,从而可以以全绝热方式有效恢复在字线、写位线、敏感放大线及地址译码器上的大开关电容的电荷.最后,在采用TSMC 0.25μm CMO S工艺器件参数情况下,对所设计的绝热SRAM进行HSPC IE模拟,结果表明,此SRAM逻辑功能正确,低功耗特性明显.

一种新型的绝热低功耗逻辑电路

文中作者提出了一种新型的自举式 Adiabatic逻辑电路—— Pass Transistor-Bootstrap Charge Recov-ery logic(PT-BCRL) ,该电路的操作分为两级 ,第一级负责逻辑值的运算 ,采用传统的 ECRL电路 ,第二级电路通过利用自举效应经 NMOS管对负载进行充放电 ,使得其充放电为一全绝热过程 ;另外 ,第一级电路通过一互补传输门与第二级电路相连 ,使得该电路的能量的传输和恢复效率都显著得到提高。由于电路分两级操作 ,它很好地解决了传统 Adiabatic电路的功耗和负载电容值直接相关的问题 ,这在用 0 .6μm

基于绝热电路三要素理论的绝热定时器设计

为了设计低功耗定时器,首先利用钟控传输门绝热逻辑电路设计绝热触发器,然后在分析C54X的定时器结构基础上,利用绝热电路三要素理论,结合钟控传输门绝热逻辑电路及其绝热触发器的特性,提出绝热定时器的设计新方案。最后,在采用TSMC 0.25μm CMOS工艺器件参数情况下,对依此理论设计的绝热定时器进行HSPCIE模拟,结果表明:该定时器逻辑功能正确,低功耗特性明显。