一阶钟控式时序机及其逻辑设计

目前国内外,数字逻辑或开关理论中,有关钟控式时序机分析和设计理论的论述,无论在观念和理论体系,还是深广度和定量化方面,均很不理想,个别课题的论述不够正确,有些传统且不正确的观念,人云亦云,严重阻碍着钟控式时序机理论的更新与发展.本文针对现行传统数学逻辑或开关理论的不足之处,提出探索性的个见,首先提出一阶钟控式时序机概念,给出其完整的组成框图,并对豪夫曼式组成框图作出评介;然后详述一阶钟控式时序机各种可能的状态转移图类型。

N阶钟控式时序机及其统一法逻辑设计(一)

钟控式时序机是时序机(有限自动机)中的一类,它有同步式和异步式之分,在一切数字工程中,均有重要应用。目前国内外,有关钟控式时序机分析与设计理论和方法的论述,在深度、广度和量化方面都还不够理想,有些课题的论述不够正确。本文试图在这些方面做些探讨。

钟控式触发器理论新探

以钟控式维阻型（正跳变）Ｄ触发器为例，讨论了该种触发器静态分析的各种有关问题。

N阶种控式时序机及其统一法逻辑设计(二)

目前国内外,传统开关理论或数字逻辑中,均将N阶钟控式同步和异步时序机的设计理论与方法,进行分家分别论述。时至今日异步时序机的设计理论与方法也未完整的提出,这种分家的处理模式,实际上是一种步入歧途的模式,应当改革淘汰。 N阶钟控式同步和异步时序机的统一设计理论和方法,用流程图给出应如图7所示: