期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
并行钱氏搜索电路优化及高速RS译码器设计 被引量:2
1
作者 张军 王志功 +1 位作者 胡庆生 肖洁 《固体电子学研究与进展》 CAS CSCD 北大核心 2005年第3期349-356,共8页
介绍用于光纤通信的速率为2.5 G b/s的高速RS(255,239)译码器设计。对输入信号中可能出现的超出译码器纠错能力的误码可进行检测判断,保证了误码不扩散。对译码器中大量使用的有限域乘法器进行了优化设计,尤其对并行钱氏搜索电路中的乘... 介绍用于光纤通信的速率为2.5 G b/s的高速RS(255,239)译码器设计。对输入信号中可能出现的超出译码器纠错能力的误码可进行检测判断,保证了误码不扩散。对译码器中大量使用的有限域乘法器进行了优化设计,尤其对并行钱氏搜索电路中的乘法器采用了按组优化设计方法,与直接实现方法相比,复杂度降低了45%。该RS译码器已用FPGA进行了功能验证,并用TSM C 0.18μm CM O S工艺实现,Synopsys综合后的仿真结果表明译码器电路时钟工作频率达到了330 MH z。 展开更多
关键词 光通信 前向纠错 Reed—Solomon码 有限域乘法器 钱氏搜索算法
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部