基于DI反馈互锁的低开销抗四节点翻转锁存器研究

随着CMOS集成电路工作频率和工艺的提升,深纳米级电路在高辐射空间环境中也越来越容易受到辐射粒子撞击引起的软错误影响。本文提出了一种低成本的quadruple-node-upsets(QNUs)容忍锁存器设计LCQNUTL,由三个独立的存储单元SC和拦截模块CG-SIM组成。SC内部两个二元反相器DI进行反馈互锁组成一个环路,通过Dual-inverter(DI)的特性达到实现SC单元可以单节点翻转的自恢复能力;再通过CG-SIM将存储单元SC中的部分错误节点进行过滤,所提出的LCQNUTL锁存器可以完全容忍QNU。仿真结果也验证了LCQNUTL锁存器的鲁棒性。与目前相同类型的QNU容忍锁存器设计相比,功耗平均降低53.21%,延迟平均降低53.83%,PDP平均降低77.27%。

一种自恢复容SEU锁存器的设计

随着集成电路工艺水平的不断提高、器件尺寸的不断缩小以及电源的不断降低,传统的锁存器越发容易受到由辐射效应引起的软错误影响。为了增强锁存器的可靠性,提出了一种适用于低功耗电路的自恢复SEU加固锁存器。该锁存器由传输门、反馈冗余单元和保护门C单元构成。反馈冗余单元由六个内部节点构成,每个节点均由一个NMOS管和一个PMOS管驱动,从而构成自恢复容SEU的结构。在45nm工艺下,使用Hspice仿真工具进行仿真,结果表明,与现有的加固方案FERST[1]结构相比,在具备相同面积开销和单粒子翻转容忍能力的情况下,提出的锁存器不仅适用于时钟门控电路,而且节省了61.38%的功耗-延迟积开销。