基于多路数字移相时钟的瞬时测频模块设计

本文根据时钟数字移相原理,提出了一种新的瞬时测频方法,适用于捷变频雷达测频系统。该方案利用FPGA芯片内部的PLL产生了16路同频率但不同相位的移相时钟,结合等精度测频的原理,在实际闸门开启和关闭的时刻分别记录这16路时钟的电平信号得到时钟相位代码,通过代码转换和计算获得标准时钟计数值,等效为将单路标准时钟的频率提高16倍。实验板验证结果表明,该方案电路简单、成本低、性能稳定,能满足技术指标要求。