期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
应用于锁相环中的锁定检测电路设计
被引量:
1
1
作者
崔冰
杨骁
+1 位作者
娄付军
邱伟彬
《华侨大学学报(自然科学版)》
CAS
北大核心
2018年第3期457-460,共4页
设计一种应用于锁相环(PLL)中的锁定检测电路(LDC).该电路采用移位寄存器的方式,当连续18个时钟周期内检测到锁定时,输出通过正反馈置为高电平.同时,在该电路中加入复位及强制锁定端口,采用SMIC 28nm CMOS标准工艺库实现.仿真结果表明:...
设计一种应用于锁相环(PLL)中的锁定检测电路(LDC).该电路采用移位寄存器的方式,当连续18个时钟周期内检测到锁定时,输出通过正反馈置为高电平.同时,在该电路中加入复位及强制锁定端口,采用SMIC 28nm CMOS标准工艺库实现.仿真结果表明:当电源电压为0.9V,参考频率在10~100 MHz范围内时,均可完成锁定检测.
展开更多
关键词
锁相环
锁定检测电路
移位寄存器
正反馈
复位
下载PDF
职称材料
题名
应用于锁相环中的锁定检测电路设计
被引量:
1
1
作者
崔冰
杨骁
娄付军
邱伟彬
机构
华侨大学信息科学与工程学院
厦门市ASIC与系统重点实验室
出处
《华侨大学学报(自然科学版)》
CAS
北大核心
2018年第3期457-460,共4页
基金
福建省科技计划重点项目(2013H0029)
福建省泉州市科技计划项目(2013Z33)
华侨大学研究生科研创新能力培育计划资助项目(1400201019)
文摘
设计一种应用于锁相环(PLL)中的锁定检测电路(LDC).该电路采用移位寄存器的方式,当连续18个时钟周期内检测到锁定时,输出通过正反馈置为高电平.同时,在该电路中加入复位及强制锁定端口,采用SMIC 28nm CMOS标准工艺库实现.仿真结果表明:当电源电压为0.9V,参考频率在10~100 MHz范围内时,均可完成锁定检测.
关键词
锁相环
锁定检测电路
移位寄存器
正反馈
复位
Keywords
phase-locked loop
lock detection circuit
shift register
positive feedback
reset
分类号
TN47 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
应用于锁相环中的锁定检测电路设计
崔冰
杨骁
娄付军
邱伟彬
《华侨大学学报(自然科学版)》
CAS
北大核心
2018
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部