高渗透率下基于并网逆变器阻抗重塑的锁相环设计方法

针对锁相环、电网阻抗与并网逆变器相互耦合所引发的系统稳定性下降问题。首先,建立考虑电网阻抗的锁相环控制结构模型,通过分析锁相环闭环传递函数可知,电网阻抗会使锁相环系统产生右半平面闭环极点,严重影响锁相环与逆变器系统的稳定性。其次,通过分析逆变器系统输出阻抗,说明锁相环所引入的负阻抗是逆变器系统稳定裕度下降的主要原因。鉴于此,该文提出一种新型锁相环设计方法,理论分析表明,所提方法既能够保证高渗透率下锁相环具有高鲁棒性,又能够对逆变器系统输出阻抗进行重塑,有效拓宽系统对电网阻抗的适应范围。最后,通过仿真与实验验证所提新型锁相环设计方法的有效性。

基于改进正交锁相环的永磁同步电机无位置传感器控制

针对传统正交锁相环(QPLL)应用于永磁同步电机无位置传感器控制中存在的反转失效与加、减速工况下出现显著的转子位置直流偏移误差问题,该文提出一种改进的正交锁相环(IQPLL)。其通过重构鉴相器环节,使得鉴相器的输出与永磁同步电机的转向不再相关,从而解决传统QPLL在电机反转时估算转子位置出现180°偏差的问题。此外,在新型鉴相器结构下,设计前馈环路以补偿加、减速工况下的位置直流偏移误差。并建立了IQPLL的小信号模型,根据系统的频率响应特性给出了IQPLL的参数设计方法。实验结果表明,相对于传统的QPLL,所提出的IQPLL可实现永磁同步电机无位置传感器控制正、反转稳定运行,并有效抑制了加、减速工况下的转子位置直流偏移误差。

弱电网下光伏并网系统锁相环参数自适应控制

针对弱电网下PLL(phase-looked loop,PLL)会使并网逆变器的稳定性下降问题,提出一种锁相环带宽自适应控制策略来实现锁相环参数依据电网实时阻抗值来获得最优的控制参数,保证系统最佳控制性能和稳定运行,从而提升跟网型逆变器在弱电网下的对电网阻抗的适应能力。利用PSCAD/EMTDC进行仿真验证,仿真结果证明自适应控制策略正确、有效。

应用于高性能延迟锁相环的占空比修正电路设计

设计了一款应用于高性能延迟锁相环的占空比修正电路。该电路主要由差分放大电路、占空比调整电路、缓冲器电路和占空比检测电路组成,采用TSMC 40 nm CMOS工艺和1.1 V的电源电压。仿真的结果表明,时钟频率2 GHz~8 GHz,占空比20%~80%的输入时钟信号,经过占空比修正电路调节后,输出时钟信号占空比变为50%±0.2%,可应用于高性能延迟锁相环中。

基于多信号分类-改进早晚功率锁相环的5G机会信号定位算法

随着5G技术的不断发展,5G蜂窝网络已被广泛应用于城市地区。然而,基于5G的机会信号定位技术中存在着测距精度不高的问题。针对此问题,提出一种改进型5G机会信号定位算法,该算法将多信号分类(multiple signal classification,MUSIC)算法与改进的早-晚功率锁相环(phase-locked loop,PLL)结合,不仅简化了锁相环结构,更保证了测距精度;同时搭建了基于5G机会信号定位的原理样机,并对改进算法方法的有效性和可行性进行了验证,试验结果表明伪距均方误差为3.03 m。本文所提出的算法不仅结构简单、系统稳定,而且在测距精度上也有一定的优势。

计及锁相环非线性特性的跟网型逆变器暂态稳定性分析

锁相环作为跟网型逆变器实现相位同步的关键环节,由于其本身所固有的非线性特性,在弱电网情况下,传统小信号模型可能存在不能准确预测锁相环暂态稳定性的问题。为保证受扰后锁相环的稳定运行,提出了一种基于非线性数学模型的稳定性分析方法。首先,根据锁相环工作原理,建立其二阶非线性微分方程,通过相平面法对锁相环输出特性进行定性分析,评估不同参数对锁相环暂态特性的影响;然后,基于等面积法则分析锁相环暂态失稳机理,鉴于传统等面积法则可能导致稳定性的误判,采用非线性动力学多尺度法对锁相环受扰后的暂态时域表达式进行求解,明确锁相环暂态稳定边界;最后,通过Matlab仿真和RT⁃LAB半实物平台验证了所得解析解和锁相环暂态稳定域的准确性,为弱电网条件下锁相环控制参数及电路参数选取提供一定参考。

一种适用于复杂电网下的高精度锁相环

针对现有并网逆变器在电网电压谐波复杂的情况下难以精确锁定电压频率和相位的问题,结合传统锁相环结构与自适应算法的理论提出一种高精度的锁相方法。依据对传统锁相环在复杂电网下的弊端分析,确定了锁相环采用传统低通滤波器、带通滤波器时的滤波效果与延时的矛盾关系。根据最小均方算法的高自适应特性与快速跟踪特点,结合锁相环中坐标变换公式,确定算法的输入输出以及权重矩阵,构建基于派克变换的最小均方算法矩阵模型。通过将所需的电压正序分量设置为不断更新的权重矩阵来进行高精度的滤波,同时通过引入均方瞬时误差和自相关估计均值来进行变步长控制,提高滤波更新速度,以适用于复杂程度不确定的电网电压进行自适应滤波锁相。对仿真和样机实验的结果表明:采用基于派克变换的最小均方算法的改进型双二阶广义积分锁相方法,可以在不降低动态响应速度的前提下,提高锁相环的滤波效果,进而提高并网逆变器在电网畸变严重场景下锁定电压频率和相位的跟踪精度。

一种基于22 nm FDSOI工艺的低噪声快速锁定电荷泵锁相环

基于22 nm全耗尽绝缘体上硅(Fully Depleted Silicon-On-Insulator,FDSOI)工艺设计了一种能够快速锁定的电荷泵锁相环(Charge Pump Phase Locked Loop,CPPLL)电路,该锁相环利用FDSOI器件背栅偏置的特点来提升压控振荡器性能,采用了无死区的鉴频鉴相器(Phase Frequency Detector,PFD)和低失配电流电荷泵(Charge Pump,CP)以及低相位噪声结构的压控振荡器(Voltage Controlled Oscillator,VCO)。研究了相位噪声的理论模型,基于理论参数进行电路设计和电路噪声降低。仿真结果表明,该锁相环锁定时间3μs,CP电流失配小于1%,VCO相噪水平达到-100.4 dBc/Hz@1 MHz,版图面积为0.14 mm^(2)。该锁相环具有锁定速度快,相噪低,频率精准等优点。

应用于TDC电路的低相噪电荷泵锁相环

基于SMIC 0.18μm CMOS工艺实现了一种低相位噪声的四级差分延迟振荡器结构锁相环。通过增加额外的充、放电支路和单位增益放大器优化电荷泵结构,有效减少锁相环电路中的时钟馈通、电荷共享等非理想因素,同时采用重定时结构的反馈回路消除了电路中噪声的积累。测试结果表明,当输入参考频率为40 MHz时,锁相环的输出中心频率在5μs内稳定到960 MHz,相位噪声为-125 dBc/Hz@1 MHz,较好解决了传统锁相环结构由于噪声抑制性能差而无法满足高精度时间-数字转换(Time-to-digital conversion,TDC)电路要求的问题。

一种采用比例积分和自适应复合控制的全数字锁相环

针对传统全数字锁相环存在着锁定速度慢、锁相精度不高和锁频范围较窄等问题,提出一种采用比例积分与自适应复合控制方式的全数字锁相环,通过“粗调”和“精调”来提高锁定速度以及锁相精度。在QuartusII软件环境下,使用VHDL语言编程,采用自顶向下的模块化设计思路对整个全数字锁相环系统进行电路设计,进行综合编译、仿真和分析,并将程序代码下载到FPGA中进行硬件测试。系统仿真与实验结果表明该锁相环可随输入信号频率的变化实时调节环路的控制参数和自由振荡频率,且具有锁相速度快、功耗低、电路结构简单和易于集成的特点。

考虑MAF延时和前馈补偿的高压直流快速锁相环

同步参考坐标系锁相环是高压直流(high voltage direct current,HVDC)同步触发控制系统中广泛应用的一种窄带宽锁相环,在交流系统故障引起相位跳变情况下,其动态响应缓慢。为增大锁相环的带宽,一种滑动平均滤波器(moving average filter,MAF)被前置于锁相环路,然而MAF本身存在响应延迟,制约了锁相环的同步速度。为了缓解响应延迟问题,文中提出一种考虑MAF延时和前馈补偿的HVDC快速锁相环。首先,利用MAF线性暂态特征预测相位变化,并分别针对故障接入和切除引起的相位跳变问题提出不同的补偿策略;接着,利用不变性原理对锁相环路进行前馈补偿,在负反馈控制和前馈补偿共同构成的复合校正控制系统的作用下,锁相环能够在较小PI参数下实现快速响应;最后,将所提快速锁相环在CIGRE HVDC标准模型和三峡—上海直流工程模型中进行仿真验证。结果表明,该快速锁相环能够有效缓解滤波器响应延迟的制约,缩短失锁时间,进而提高高压直流逆变侧抵御换相失败的能力。

采用双二阶广义积分器锁相环的MMC多谐波线性化阻抗建模与分析

与传统单同步坐标系锁相环相比,双二阶广义积分器锁相环(dual ge neralized integrator phase-locked loop,D SOGIPLL)能够在三相电压不平衡、畸变和谐波复杂情况下快速、准确锁相。然而,目前鲜有关于采用DSOGI-PLL的模块化多电平换流器(modular multilevel converters,MMC)阻抗模型。基于多谐波线性化法建立了采用DSOGI-PLL的MMC阻抗模型,并验证了所建立模型的准确性。基于此模型,分析了控制参数对MMC阻抗特性的影响,并对比分析了接入不同强度电网时的系统稳定性。结果表明,与传统锁相环相比,DSOGI-PLL特有的阻尼系数会对MMC阻抗特性产生影响,阻尼系数的减小有利于提高系统稳定性,在其他控制器参数变化或电网强度变化导致并网MMC不稳定时,可通过减小阻尼系数使系统达到稳定状态。

低抖动电荷泵锁相环设计及其Simulink建模仿真

随着集成电路工艺技术的进步,电路工作频率越来越高,对时钟信号的抖动和相噪也提出了更高的要求。针对锁相环电路参数多、结构复杂、瞬态仿真耗时长等问题,通过建立电荷泵锁相环系统环路数学模型,并运用MATLAB/Simulink对其进行负反馈系统建模,实现对电荷泵锁相环的快速动态仿真。在TSMC 65 nm CMOS工艺节点下,完成了锁相环的电路设计、版图绘制、物理验证并提取寄生参数及后仿真,得到一款典型值:输入频率为30 MHz,锁定频率1.5 GHz的低抖动电荷泵锁相环。后仿真结果表明该PLL电路性能指标良好,在典型值条件下,PLL的锁定时间为10μs,锁定时峰峰值抖动为2.68 ps,时钟信号占空比为45%。

一种适用于亚采样锁相环的高鲁棒性辅助锁定电路

当前的研究表明,基于亚采样相位检测器(Sub-Sampling Phase Detectors,SSPD)的锁相环(Phase-Locked Loop,PLL)相较传统锁相环架构可以实现显著降低的带内相位噪声。然而,在片上系统(Systems on Chip,SOCs)应用中,PLL容易受到衬底或电源耦合的干扰,这很可能会导致PLL失去锁定,且可能无法恢复。针对此问题,提出一种将辅助锁频环(Frequency-Locked Loop,FLL)和数字锁定检测器(Digital Lock Detector,DLD)相结合的适用于亚采样锁相环(Sub-Sampling Phase-Locked Loop,SSPLL)的高鲁棒性辅助锁定电路。仿真结果表明:与传统SSPLL相比,所提出的电路极大提升了PLL对衬底或电源干扰的鲁棒性,同时保持了其低相位噪声的优点,这对于SSPLL在大规模生产和应用中的可靠性具有重要意义。

计及锁相环动态的单相并网逆变器建模及稳定性研究综述

随着可再生能源渗透率的提高,电网呈现出高电网阻抗的弱电网甚至极弱电网特征,锁相环与电网阻抗交互作用将恶化跟网型逆变器低频稳定性。近年来,诸多文献针对单相跟网型逆变器中的低频振荡问题进行了研究,但缺乏对现有成果系统性地梳理和总结,难以明确进一步的研究重点。为此,该文首先梳理和评述现有计及锁相环影响的逆变器建模及稳定性分析方法,直观地阐述锁相环引起的负阻效应对系统低频稳定性的影响机制,并在此基础上,从改进电流控制环和锁相环角度,系统性地归纳和分析现有各种低频鲁棒性提高方法。最后,总结现有研究在稳定性分析及鲁棒性改进上的不足及研究关键点和难点,指出进一步的研究方向。

锁相环电路的基本概念及应用研究

简单介绍了锁相环电路的基本概念及原理,以通用型集成锁相环4046为例主要介绍了集成锁相环的电路组成、器件参数及工作原理,并对COMS集成锁相环CC4046的应用做了简单研究。

基于暂态响应时间分析与暂稳态模式识别的锁相环参数自适应方法

锁相环的设计对保障交流网络中设备安全运行有着重要意义,锁相环实现方法与参数设计对锁相环的响应时间、抗扰能力等控制特性起到重要影响。本文通过结合小信号频域模型与大信号状态空间模型,分析同步坐标系锁相环的暂稳态响应特性,得出各参数设计对于锁相环控制特性的影响;在理论分析基础上,提出了基于响应时间与暂稳态模式识别的锁相环参数自适应框架。仿真与实验结果验证了所提出的参数自适应方法可以通过实现参数动态调节,达到对锁相环暂态快速响应与稳态抗扰的设计要求。

适用于宽带宽的快速锁定电荷泵锁相环设计

文章基于TSMC 0.18μm CMOS工艺,设计一种适用于宽带宽下可快速锁定的电荷泵锁相环(charge pump phase-locked loop,CPPLL)。采用一种自适应快速锁定结构,比较参考信号与反馈信号的频率、相位,通过开启大电流与小电流快速锁定通路,对环路滤波器中的电容进行放电使得压控振荡器的控制电压降至锁定电平附近的方法,最大限度地减小锁定时间。通过SPECTRE仿真验证表明,在1.8 V供电电压下,输出频率为768 MHz时,锁定时间仅需1.5μs,缩短了78%,功耗为3.6 mW。

弱电网下考虑锁相环影响的双馈风电机组复合解耦控制策略

在风力发电并网容量快速增长的同时,并网点的短路比同步降低,基于锁相环同步的双馈风电机组面临稳定裕度不足及功率耦合加剧的问题。该文通过构建双馈风电机组在弱电网下的小信号模型,探究锁相环对于电流控制的影响回路,降低系统稳定裕度的机理。进一步提出考虑锁相环影响的复合解耦控制策略,有效提升了双馈风电机组在弱电网下的稳定运行能力。该文通过仿真及实验验证了所提策略的有效性。

基于锁相环与电流环解耦的并网变换器稳定性控制策略

在弱电网中,并网变换器的锁相环会与电流环产生动态交互进而引发小信号(或谐波)失稳问题。为了解决这一问题,利用小信号建模方法建立了并网变换器等效阻抗模型,并在此基础上将变换器阻抗模型与系统稳定性判断方法相结合,利用极点变化轨迹以及Bode图分析了弱电网工况下并网变换器的失稳机理。针对多输入多输出系统,在考虑多环耦合的同时,提出了一种基于数字滤波器的有源阻尼控制策略,3种不同类型的滤波器分别被用于控制系统的稳定性,提高系统稳定裕度。所提出的控制方法能实现锁相环与电流环的之间的解耦,有效抑制多环耦合。同时,给出了控制策略具体的实现方案、参数设计方法,并分析了控制策略对多环耦合部分的影响。另外,为了研究不同工况下所提控制策略的有效性,分析了不同电网强度、锁相环带宽和电流环带宽下采用所提控制策略的系统稳定裕度,并将其与传统控制方法进行了对比。最后,仿真和硬件在环实验结果验证了所提理论的正确性。