软件错误检测与纠正技术可靠性研究

基于信息冗余的错误检测与纠正(Error Detection and Correction,EDAC)技术是常见的系统级抗单粒子翻转(Single Event Upsets,SEU)的容错方法,软件实现的EDAC技术是硬件EDAC技术的替代方案,通过软件编程,在现有存储段上增加具有纠错功能的编码(Error-correcting Codes,ECC)来实现存储区错误的检测和纠正。分析了软件EDAC方案中,纠错编码的纠错能力及编码效率、刷新间隔、需保护代码量等因素对可靠性的影响,分析和仿真实验结果表明,对于单个粒子引起的存储器随机错误,提高单个码字的纠错能力及编码效率、增大刷新间隔对可靠性的影响不大,而通过缩短任务执行的代码量来提高刷新间隔,以及压缩需保护代码的总量,对可靠性有较大改进。分析结论能够指导工程实践中,在实现资源、实时性、可靠性之间进行优化选择。

DSP错误检测与纠正功能在基站中的应用

通信系统要求高稳定性,但外部恶劣的电磁环境会导致基带板所使用DSP中的存储器发生单粒子翻转(SEU),从而导致系统异常复位。针对该问题,着重介绍了如何应用DSP的错误检测与纠正(EDAC)功能,以及如何解决EDAC应用与cache操作之间的冲突。通过实际应用,基站出现SEU异常的机率明显降低,系统稳定性得到提高。

基于立方体纳卫星的软件错误检测与纠正设计

针对目前立方体纳卫星系统设计可靠性低,卫星上数据较容易受到太空单粒子效应影响发生错误导致卫星软件出现故障,该文提出在立方体纳卫星存储器中应用错误检测与纠正(Error detection and correction,EDAC)容错技术方法。该方法基于u COS实时操作系统,通过软件实现EDAC对存储器数据检错纠错,建立周期性检测任务,提高存储器数据的可靠性。通过仿真分析了错误检测与纠正方法对存储器数据的可靠性影响,通过故障注入实验证明,该方法能够完成数据的可靠性存储,满足预期的设计指标。该方法可以在立方体纳卫星系统的存储器可靠性设计中应用。

轻量级现场纠正的错误消除寄存器设计

针对时序错误实时检测和纠正技术中存在的检错成本和纠错性能问题,提出一种基于轻量级现场纠错技术的错误消除寄存器.错误消除寄存器采用自带的内部虚拟节点作为错误检测点,以无额外成本的方式实现时序错误的实时检测;基于观测到的高低电平信息,直接在寄存器内部进行错误纠正,通过仅增加4个额外晶体管的代价,完成即时的现场纠错.错误消除寄存器没有使用复杂的外置翻转探测电路进行错误检测,并且也没有使用额外的存储单元用于错误纠正,因此引入的额外面积和额外功耗极低.为评估错误消除寄存器的时序容错能力和电路效率提升能力,在中芯国际40nm工艺下将该寄存器集成到商用嵌入式处理器CK802中进行实验.实验结果表明,错误消除寄存器大幅度降低了容错处理器的面积成本和性能损失,相比现有技术,在同电压下有10.9%的性能提升,在同性能下有17.7%的功耗优化.

基于改进准循环码的FPGA抗辐射容错方法

针对SRAM型FPGA在辐射环境中易受高能粒子影响发生单粒子多位翻转的问题,提出一种基于改进位交织技术的(16,8)准循环码抗单粒子多位翻转容错方法。在分析FPGA的典型多位翻转错误图样的基础上,采用软容错中的错误检测与纠正思想将传统的(16,8)准循环码和改进位交织技术相结合来提高编解码的软容错能力。仿真和硬件平台试验表明,该方法可以实现对FPGA中由于单粒子效应所导致的至多五位突发错误的纠正和两位随机错误的检测,同时具有编解码不额外增加冗余位、实现简单和容错能力强的特点,为增强SRAM型FPGA在应用过程中的抗单粒子翻转能力、提高相关系统的辐照可靠性提供了可行途径。

基于龙芯LA132软核处理器的宇航级SoPC设计

针对现有星载计算机主控系统灵活性差和在空间辐射环境中存在单粒子翻转等问题,设计了一种灵活性强、可靠性高、自主可控的宇航级片上可编程系统(System-on-Programmable-Chip,SoPC)。该系统将龙芯LA132软核处理器应用于航天领域,降低了星载计算机主控系统的体积。为系统存储单元设计实现了一种基于矩阵算法的RS(8,4)码,可在无延迟的情况下实现错误检测与纠正功能,增强了系统的可靠性。测试结果表明,该SoPC系统在Xilinx KCU105硬件平台上可实现单周期内对两个错误符号的检测与纠正,满足宇航级安全性与可靠性的需求,为星载计算机主控系统的小型化提供了一种新的解决方案。

一种基于flash的硬件ECC设计原理及实现

为应对芯片中因工艺问题、时序偏差、电路不稳定等因素导致的flash位翻转,设计一种基于144位flash的硬件ECC。该ECC是基于144位flash设计的专用ECC,支持128位数据中1位错误检测纠正、2位错误检测和记录错误地址等功能;对2位以上错误也可做大概率检测。通过仿真实验,逐一验证功能的效果和可靠性,并通过FPGA原型验证。本设计的ECC对数据的检测纠正无需CPU处理,也无需软件处理,增强了flash和系统的可靠性,具有一定的应用价值。

空间DSP信息处理系统存储器SEU加固技术研究

当前以高性能DSP为核心的信息处理系统被广泛应用于空间飞行器电子系统中。DSP系统为实现大数据量信息处理,通常需要扩展其外部存储器。而存储器件在空间应用中容易发生单粒子翻转(SEU:SingleEventUpset),使得存储器件中数据发生改变,从而导致系统计算结果错误,甚至可能导致系统功能失效。在介绍信息处理系统存储器件SEU机理的基础上,针对DSP信息处理系统存储器的结构特点,提出了一种基于"反熔丝型PROM+TMR加固设计FLASH+EDAC加固设计SRAM"结构的存储器SEU加固设计方案,并进行了原型实现。实验分析表明该设计具有较好的抗SEU性能和较强的实时性,可以为同类型的空间信息处理系统设计提供参考。

数学表达式的自动识别

阐述数学表达式的特点和文档中数学表达式定位的几种方法 ,分析数学表达式符号分割、识别方法 ,以及数学表达式的结构分析方法 ,给出数学表达式的错误检测及纠正和识别系统性能评价方法 ,提出未来数学表达式自动识别的研究方向和热点 .

一种低成本纳卫星星载计算机容错方法

为了提高纳卫星星载计算机系统的可靠性,减少体积、质量及功耗等多方面因素的影响,文章提出了一种软硬件结合的低成本容错设计方法。将星载计算机硬件采用双机冗余冷备份方案,通过现场可编程门阵列(FPGA)对故障处理器进行仲裁切换;软件容错通过错误检测与纠正(EDAC)信息容错技术的实现,对星载计算机整体程序进行纠错检错,以对抗单粒子翻转事件。结果表明:该方法能够对星载计算机系统进行有效的故障切换处理,并降低单粒子事件的不良影响,可以在纳卫星系统中推广应用。

深亚微米CMOS SRAM SEE特性及加固技术研究

在空间环境甚至在地面环境中,受高能粒子等多种因素的的影响,深亚微米COMS SRAM很容易发生单粒子事件(single event effects,SEE),使得COMS SRAM中的存储数据发生翻转甚至直接将器件烧毁。对深亚微米CMOS SRAM SEE特性与器件基本存储结构、数据读写速度、集成度、供电偏压等的关系进行了研究,同时从器件级和系统级两个层面对CMOSSRAM抗SEE加固方法进行了研究,最后给出了一种基于高可靠性反熔丝型FPGA硬件实现的系统级抗SEU设计,该系统可以纠正单个字(32bit)及其校验位(7bit)数据的一位错,检测两位错。该设计具有强实时、高可靠性的特点,已通过了各类空间环境试验。

宇航用静态随机存储器验证方法研究与应用

在研究静态随机存储器故障模型以及常用功能验证方法的基础上,提出采用March SOF算法结合故障注入的EDAC测试程序作为宇航用带EDAC功能SRAM存储器的验证方法。该方法将March SOF算法扩展为32位字定向算法,同时增加数据保持故障以及EDAC功能的测试,可以对宇航用SRAM进行全方位功能验证。采用实际电路,对该方法进行实现和验证,验证结果表明了方法的可行性和有效性。

联机手写数学表达式识别方法综述

数学表达式的自动识别是将科学和工程文献中的数学表达式转变成电子文档的一个关键手段.数学表达式的识别由符号识别和结构分析两个主要阶段组成,符号识别又分两步骤,即符号的分割和识别.文章介绍了目前数学表达式识别的研究现状,给出了联机手写数学表达式的识别过程,对符号识别方法和结构分析方法进行概述.对数学表达式识别过程中的重要论点进行比较深入的阐述,根据一些总结性的评述,讨论了其他相关问题以及数学表达式识别的发展趋势.

线性分组码及RAM的纠错

在数字通信系统中可靠与快速往往是一对矛盾 .为了解决可靠性 ,通信系统都采用了差错控制 .本文介绍几种常用的线性分组码原理 ,并主要针对RAM存储器中发现的错码现象 ,设计了一种能纠正一位错误。

基于BM3803的星载计算机系统软件开发

为了构建基于国产芯片的星载计算机系统,研究了SPARC V8处理器在航天领域的应用,提出了一种基于国产BM3803处理器的星载计算机系统软件开发方法。根据航天控制中高可靠性、稳定性和源代码可控性的实际需要,以开源实时多处理器操作系统RTEMS为平台,开发了针对BM3803处理器的板级支持包(BSP)和设备驱动程序,并以PCI和EDAC为例,详细分析了PCI总线驱动和EDAC驱动的设计过程,最终实现了RTEMS对BM3803处理器的系统软件支持。结果表明,基于BM3803构建星载计算机系统是可行的。

一种高可靠SoC芯片的系统级设计方法

为了实现SoC在系统级的高可靠设计,文本搭建了一个包括PowerPC、DRAM、DMA、SRAM模块的SoC系统级设计平台,并采用VCI总线协议实现互连.针对高可靠性问题,本文提出并实现了三模冗余与ECC纠错编码相结合的存储加固方法,通过一个图像数据处理程序,分析比较了利用冗余和编码带来的可靠性提升.系统级仿真结果表明,本文提出的高可靠设计可以显著提高SoC的可靠性.

一种低成本小卫星重要数据抗单粒子翻转方法

采用商用现货(COTS)产品可以有效降低小卫星研制成本,但是需要抗单粒子翻转(SEU)设计提高其可靠性。为此,文章提出一种重要数据(如程控指令、程控数据块、相对程控指令、有效载荷重要数据、热控数据)抗SEU方法,在地面完成不同长度的重要数据的纠错编码设计并组帧上注,在数据使用前或周期检错时刻星上软件完成重要数据的纠错解码。SEU故障注入试验表明:该方法可以有效检错并纠错,运算复杂度低,相对传统的三模冗余方法可以节约大量存储空间。

一种基于FPGA的航空总线容错机制设计

航天应用中,单粒子翻转引发SRAM型FPGA的错误最多,而EDAC设计在纠错模块中有着广泛的应用。将依据扩展海明码设计的[40,32]EDAC模块嵌入到ARINC 659的双口数据DPRAM和指令SRAM中,提高了总线控制器的容错处理能力。

一种可纠错程控数据设计方法

程控数据关系到小卫星在轨任务能否正常执行,且需要在轨长期存储,因此需要进行容错设计.程控数据可分为程控指令、程控数据块及相对程控指令.文章提出一种可纠错程控数据设计方法,以单条不同类型的程控数据为单位进行纠错编码设计,在程控数据使用前或周期检错时刻来临时,星上软件实现程控数据的检错及纠错.该方法实现纠错不依赖卫星硬件平台,同三模冗余方法相比,不仅可以节约大量存储空间,而且性能更优.

一种支持现场纠错的时序容错寄存器

时序错误检测与纠正(EDAC)技术可以有效消除数字电路设计中的时序余量。针对传统EDAC电路面积和性能开销较大的问题,提出一种低功耗现场纠错的时序容错寄存器(ESCFF)。在传统寄存器基础上增加14个晶体管,通过检测主锁存器内部节点和输入端信号的差值获取时序错误信息,并利用时序借用完成现场实时纠错。基于SMIC 40 nm工艺,将该容错电路应用于国产自主设计的商用处理器CK802中,仿真结果表明:在0.6 V的工作电压下,相比没有容错功能的基准设计,能耗节省47.5%,性能提升16.7%;相比基于Razor-Lite的EDAC技术,面积减少4.5%,能效提升10.6%。