基于内置时钟的低功耗高精度SPAD阵列读出电路

SPAD阵列的规模不断扩大对读出电路(Read-out Integrated Circuit,ROIC)提出了更高的要求,时间数字转换器(Time to Digital Converter,TDC)是ROIC的核心电路,完成对光子飞行时间(Time-of-Flight,TOF)高精度量化。为避免大规模阵列中高频时钟信号长距离走线而引起的串扰和噪声干扰,抑制初相误差引起的检测精度退化,设计了一种基于内置时钟的ROIC阵列电路,阵列像素间距均为100μm,内置于各像素内的门控环形振荡器(Gated Ring Oscillator,GRO)独立提供像素TDC所需的高频分相时钟信号,各像素GRO均由像素外置锁相环(Phase Locked Loop,PLL)产生的压控信号控制。由于采用一种基于事件驱动的检测策略,只量化光子事件有效触发的TOF,有效降低了系统功耗。该芯片采用TSMC 0.18μm 1.8 V标准CMOS工艺制造,测试结果表明:TDC的时间分辨率和量程分别为102 ps和100 ns,微分非线性DNL低于0.8 LSB,积分非线性INL低于1.3 LSB,系统功耗小于59.3 mW。

一种基于GRO TDC的高精度片上电源噪声监测方法

介绍了一种以数字模块为主的高精度片上电源噪声监测方法。该方法使用基于门控环形振荡器(GRO)的时间数字转换器(TDC),并有效地利用GRO每一级的信息,可得到比只利用GRO一级作为输出的方法高29倍的精度。基于65nm CMOS工艺,实现了该电源噪声监测器电路,有源区面积为0.014mm2,在1V电源电压下功耗为1.05mW。

一种应用于全数字锁相环的时间数字转换器设计

设计了一个应用于全数字锁相环的时间数字转换器(TDC).该时间数字转换器具有两种工作模式——粗量化和细量化.为了提高细量化模式的测量范围,TDC采用1-bit decision-select结构和游标门控环形振荡器(Vernier GRO)构成其两级量化单元.通过在Vernier GRO中使用一种新型结构的比较器,消除了用SR触发器做比较器时对测量范围的制约,也提高了GRO设计的灵活性.在TSMC 0.13μm工艺,1.2 V电源电压和40MHz采样速率下,仿真结果表明本设计的TDC在粗量化模式下具有不小于25ns的测量范围,在细量化模式下有效分辨率和测量范围分别为30ps,1.8ns.