星载计算机SRAM单粒子微闩锁检测方法

静态随机存储器(SRAM)的单粒子微闩锁(mSEL)现象可能引起星载计算机运行崩溃,威胁整星运行安全.传统的闩锁电流检测方法难以发现mSEL,国内外研究成果至今没有给出令人满意的具体可行的星上mSEL检测方案,也没有航天工程应用实例.根据SRAM发生mSEL时的错误簇现象,设计了基于EDAC编解码的mSEL检测方案,介绍了软硬件架构,提出了两种检测策略并研究讨论了其性能.其中遍寻策略实现简单、性能稳定,随机搜索策略实现开销大,在某些场景中90%,检出率的要求下,检测速度达到遍寻策略的8.5倍.本文提出的方法能够提高空间应用中SRAM器件可靠性,降低由mSEL引发的系统失效概率.

三阱CMOS工艺单粒子闩锁研究

随着数模混合电路在无线应用领域的发展,三阱工艺噪声隔离优点引起设计师的广泛兴趣。RF技术必须把在P-衬底上的模拟、数字和RF电路进行隔离。本文主要讨论三阱(Triple-Well)工艺的电路单粒子闩锁问题。

集成电路的闩锁测试

基于闩锁测试标准中提供的方法和流程,本文针对复杂集成电路中包含的特殊性质的管脚,对实际闩锁测试过程中特殊性质引脚的处理方法及注意事项进行了详细的阐述,为测试人员正确理解并执行集成电路闩锁测试标准提供了依据,也为准确评估集成电路的抗闩锁能力奠定了基础。

SRAM K6R4016V1D单粒子闩锁及防护试验研究

本工作利用脉冲激光单粒子效应模拟试验装置对三星公司的SRAM K6R4016V1D进行了单粒子闩锁效应试验研究。试验测得了此器件的单粒子闩锁效应脉冲激光能量阈值、闩锁截面曲线和闩锁电流。针对这款器件,还对工程中防护闩锁过流常用的限流和断电方法进行了试验研究。试验结果表明,该器件具有非常低的单粒子闩锁效应阈值能量和很高的闩锁饱和截面,对空间辐射环境极其敏感。

CMOS集成电路抗闩锁策略研究

以反相器电路为例,介绍了CMOS集成电路的工艺结构;采用双端pnpn结结构模型,较为详细地分析了CMOS电路闩锁效应的形成机理;介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成,这是CMOS集成电路得到广泛应用的根本保障。

微小卫星单粒子闩锁防护技术研究

对于在轨微小卫星而言,单粒子闩锁(Single Event Latchup,SEL)是最具破坏性的单粒子效应之一,其后果轻则损坏器件,重则使在轨卫星失效。首先介绍了SEL发生机理,分析并总结现有抗SEL的关键技术。其次提出了空间单粒子闩锁防护措施并设计了一种可恢复式抗SEL电源接口电路,实现对卫星星上设备的防闩锁及过流保护。最后利用脉冲激光模拟单粒子效应技术对具有飞行经验的芯片进行实验测试。实验结果表明,该电路能够准确地检测SEL的发生,有效解除SEL效应,保证系统运行稳定可靠。

基于LDO限流技术的辐射闩锁防护技术

讨论了CMOS器件受辐射感生的闩锁与电气感生的闩锁的异同点,研究并提出了一种基于限流型低压降线性调整器的闩锁防护方法,给出了卫星用线性调整器电路的地面总剂量摸底试验数据及空间飞行试验验证结果和解决星载计算机的闩锁防护与恢复问题的有效方法.

卫星单粒子闩锁异常的诊断与自动报警

卫星的单粒子闩锁异常发生初期隐蔽性强、不易诊断,如果长时间得不到有效处置将产生严重危害。根据卫星的实际管理经验,卫星的负载电流和蓄电池温度状态参数中隐含着此类异常发生的信息,但这2个状态参数受各种干扰的影响会出现较大的波动,很难直接利用其对闩锁异常进行准确识别。针对此问题,首先通过经验模态分解和边际谱分析方法分别从负载电流和蓄电池温度中提取集成电子器件单粒子闩锁异常的典型特征,然后对2种典型特征进行二值模糊综合判断,由判断结果即可得到故障发生概率的大小。当该概率大于50%时,即认为故障发生,由此实现异常初期的自动报警。

空间电子系统FPGA抗单粒子闩锁设计

宇宙空间中存在高能粒子。这些粒子会导致空间电子系统中FPGA发生闩锁。为了避免FPGA闩锁时发生损坏,采用2个稳压器并联供电,在FPGA完成配置后自行关断1个稳压器。由于FPGA配置期间需要大电流,所以采用2个稳压器并联供电。当配置完成后关断1个稳压器,只由1个稳压器供电。如果FPGA发生闩锁,剩下的1个稳压器将会限流,从而避免FPGA被大电流烧毁。关断电路由电阻和电容组成的延时电路控制稳压器使能端实现。实验结果表明:FPGA配置期间2个稳压器都处于输出使能状态,可以提供3.6 A的电流,FPGA可以成功的配置;FPGA配置结束后,则只有1个稳压器给FPGA供电,把电流限制在0.6 A,从而避免FPGA由于闩锁而损坏。该设计可以使得工业级的FPGA应用于空间电子系统中,降低系统成本。

不同γ脉冲宽度下CMOS电路闩锁阈值的数值模拟

采用MEDICI软件,用电流注入和X射线辐照两种方法,对瞬态辐照引起的CMOS电路的闩锁特性进行模拟,研究了闩锁阈值与脉冲宽度的关系;将计算结果与实验测量结果进行比较,结果表明:随着脉冲宽度的增加,辐射损伤的剂量率阈值随之降低,而辐射损伤的总剂量阈值随之增加,CMOS电路的剂量率闩锁阈值与脉冲宽度的倒数成正比。

基于SCR的ESD保护电路防闩锁设计

SCR器件作为目前单位面积效率最高的ESD保护器件,被广泛研究并应用到实际电路中。SCR所具有的低保持电压特性可以带来很高的ESD性能,但同时也会导致闩锁。文章从提高保持电压和触发电流这两方面入手,研究在实际电路应用中如何防止ESD保护电路发生闩锁。

功率集成电路中一种抗闩锁方法研究

在分析功率集成电路中闩锁效应的基础上,采取一种抗闩锁方法,即在高低压之间做一道接地的少子保护环。通过对环的电位、位置和宽度的研究,利用软件工具Tsuprem4和Medici进行模拟比较,并应用于实际版图中进行流片。这种保护结构可以将闩锁的触发电压提高一个数量级,在实际的闩锁静态测试中得到验证。

三值闩锁和锁存器的结构研究

本文从存贮功能的数学表述出发,分别就模代数和格代数等两种情况系统地研究了三值闩锁的各种结构。此外,根据对闩锁输入待存贮信号的能力要求,本文归纳了用“与”门,“或”门和二选一数据选择器中断反馈环路的设计技术,并在此基础上设计了三值锁存器。

体硅CMOS电路瞬时电离辐射下的自洽防闩锁机理分析

体硅互补型金属-氧化物-半导体集成电路含有寄生4层可控硅结构,当工作在瞬时γ射线脉冲辐射环境下时易发生闩锁,导致电路失效,甚至烧毁,所以电路防闩锁研究意义重大。本文通过求解寄生晶体管中少数载流子连续性方程的方法,分析了辐射光电流在寄生4层可控硅结构中的持续时间,提出了集成电路自洽防闩锁的条件,并得到了自洽防闩锁条件随γ射线剂量率的变化关系。对4层可控硅等效电路和体硅集成电路分别进行了瞬时辐射实验,实验结果与理论分析结果基本一致,验证了理论分析的正确性。

空间通信设备的辐射闩锁故障及对策

随着空间技术的发展,空间通信将变得越来越重要,基于SRAM的FPGA是空间通信设备中的首选器件。而CMOS晶体管是实现FPGA的主要微电子器件。文章分析了在空间通信中,辐射对微电子器件产生的影响,详细阐述了CMOS的闩锁现象,并提出了一种防治闩锁的方法。

一种可改善稳压器闩锁效应的过流保护电路

分析了两种过流保护方法的功能及优缺点,研究并提出了一种可应用于集成稳压器中改善闩锁效应的foldback过流保护电路。通过在一般foldback电路中增加限流功能改变曲线的斜率,避免与负载曲线相交,从而解决稳压器的闩锁问题。在0.6μm标准CMOS工艺下,Hspice仿真证明了该电路的可行性和可靠性。

电路设计中CMOS器件闩锁的分析与对策

针对CMOS器件的闩锁现象,结合三种实际的应用电路分析了电路系统中闩锁的几种典型表现形式及其解决的方法,讨论了电路设计时避免闩锁的一般性原则。这些分析方法及解决措施源于实际的系统设计,并经过了大量的验证,简单有效,对于应用系统的抗闩锁设计具有普遍的参考价值。

基于CMOS集成电路闩锁效应理论的实践

本文针对CMOS集成电路的闩锁效应产生的原因,结合实际调试过程中的案例,探索芯片内部发生闩锁效应后的故障表现并提出避免方法以及解决方案。

标准单元抗单粒子闩锁效应加固设计

文章针对130纳米CMOS工艺标准单粒子闩锁效应问题,开展了Complementary Metal Oxide Semiconductor(CMOS)器件单粒子闩锁效应产生的物理机理分析,提出了一套适合于不同类型标准单元版图加固方法;基于SMIC0. 13μm工艺进行了物理建模仿真和电路实现。仿真结果显示,在遭受LET值为120MeV/mg/cm^2的重离子辐射时,所设计的电路未发生闩锁效应。

集成电路闩锁效应测试

CMOS制程是现今集成电路产品所采用的主流制程。闩锁效应(Latch-up)是指CMOS器件中寄生硅控整流器(SCR)被触发导通后,所引发的正反馈过电流现象。过电流的持续增加将使集成电路产品烧毁。闩锁效应已成为CMOS集成电路在实际应用中主要失效的原因之一。在国际上,EIA/JEDEC协会在1997年也制订出了半静态的闩锁效应测量标准,但只作为草案,并没有正式作为标准公布。我们国家在这方面还没有一个统一的测量标准,大家都是在JEDEC标准的指导下进行测量。文章针对目前国际上通行的闩锁效应测试方法作一个简要的介绍和研究。