低功耗CMOS工艺中NMOS管阈值电压偏移的研究

研究了在 LPLV CMOS工艺中 ,用表面沟 PMOS管工艺使 NMOS管的阈值电压发生偏移的问题。在使用表面沟 PMOS管的 LPLV CMOS工艺中 ,NMOS管的多晶栅中的杂质不能达到均匀的分布 ,导致阈值电压发生偏移。文章提出了三个解决方案 。

一种改进的SOI Flash存储器

提出了一种缩短SOI Flash存储器浮栅长度的改进结构。对采用改进结构的器件进行仿真,结果表明,改进型结构与传统型结构相比,其存储窗口由3.7V提升到4.9V,提升了32%;在相同的阈值电压改变量(编程和擦除过程中阈值电压偏移量分别为3.5V/-3.5V)的情况下,所需的编程时间缩短了73%,擦除时间缩短了64%,表明改进型结构的性能得到了显著提高。

基于表面势的碳化硅基VDMOS器件模型

为了满足功率电路及系统设计对碳化硅基垂直双注入金属氧化物半导体晶体管(VDM OS)模型的需求,建立了一套基于表面势计算方法的可描述碳化硅基VDM OS器件电学特性的模型.模型包括静态部分与动态部分.静态部分不仅分别针对沟道区、积累区、寄生结型场效应晶体管(JFET)区及N-外延层建立电流模型,还考虑了界面态对于阈值电压偏移与沟道迁移率的影响.动态部分中引入了界面陷阱对于电容的影响,完善了基于端电荷划分理论的动态模型.结果表明,所提器件模型的输出特性和转移特性的仿真结果与实测结果之间的均方根误差均小于5%,开关特性的仿真结果与实测结果之间的均方根误差小于10%.