基于FPGA的零误差大数阶乘算法的设计与实现

随着大数据时代的到来,人们对超高精度科学计算的需求日益迫切,其中一个难点是大数阶乘问题.斯特林公式作为计算大数阶乘的传统近似方法,远不能在精度上满足要求,其它的阶乘算法可以实现较高的精度,但以牺牲大量存储空间为代价.本文提出一种具有零误差的大数阶乘算法,可以根据问题规模优化存储空间,利用并行计算的思想和FPGA的优势来提高计算速度,测试结果表明,所提出的算法具有较好的时空效率,可以应用在如大数阶乘计算器等诸多领域.

基于并行算法的大数据阶乘算法的时间效率优化分析

为了提高并行算法计算量,设计了基于并行算法的大数阶乘运算方法,可以在有限的硬件资源条件下根据不同的问题规模为计算过程分配合适的存储空间,并且可以发挥FPGA所具备的并行处理功能,对多核处理器的并行处理过程进行模拟分析。VHDL通过并行语句的模式来构建Ala语句,各权重单元都实施阶乘运算,当权重单元发生溢出的情况时再迭代更新。利用此算法开发得到了可以实现多种功能的阶乘计算器上位机,显著提升了时空效率,有效满足了大数阶乘运算的需求。与现有阶乘算法相比,算法所需的用时最短。在各复杂度下本文算法都相对于传统算法实现了效率的明显提升。

基于折半运算的带符号阶乘展开式标量乘算法

阶乘展开表示形式标量乘算法是椭圆曲线密码的一种快速标量乘算法。为能进一步有效提升阶乘展开表示形式的标量乘算法的计算效率，且因折半运算比倍点运算的执行效率更加高效，通过把折半运算的方法应用在带符号的阶乘展开表示形式的标量乘算法中，在预计算和主循环计算阶段分别用折半运算替代倍点运算，提出了一种基于折半运算的带符号阶乘展开式标量乘算法。算法的性能分析结果表明：与传统的阶乘展开表示形式标量乘算法相比，新算法的运算效率提高了约60．78％。