130nm／90nm新工艺开发用的铜CMP阻挡层浆料系统

Introduction The process development of copper/low-K backends is unique in the semiconductor industry. Thereare a substantial number of alternative integrationapproaches to the dual damascene copper processthat incorporates a low-K dielectric. With the multi-plicity of integration approaches and materials, therequirements on the CMP processes are highly spe-cific to each integration scheme, in particular forwhat is labeled the second step, or copper barrierCMP step.

多种IC设计中Cu CMP阻挡层浆料选择和去除率的控制

集成电路的前缘技术是在低k介质材料上设计3个盖层的复杂结构,上面的盖层可以用TEOS(tetraethyl orthosilicate)四乙基原硅酸盐和/或氮化硅(SiN),下面的层可以在低k介质之上用氮碳化硅(SiCN),碳化硅(SiC),或CDO(carbon dopped oxide)直接生成。因此,对于适合铜CMP的选择性浆料,除了具备的高去除率之外,须是在去除上面盖层后能够在下面的介质层表面上终止的浆料。Rohm和Haas电子材料已经开发出能够有效地去除TaN,TEPS,SiN,CDO和/或SiCN,或这些材料的任一化合物的一系列浆料,或者是能够在TEOS、SiN、CDO、SiCN和SiC的任何一种或两种薄膜表面终止,这完全取决于这些特殊浆料的配方设计,通过一两种添加剂控制去除率达到要求。系列浆料中的大多数浆料研磨剂的含量较低,在低压力的情况下具有良好的去除率,为了适应多种行业的需求,高低pH值均可使用。大多数浆料是可调的,用一种或两种添加剂来控制薄膜的去除率。描述和讨论了这些浆料的改良原理。