S波段GaAs超低噪声限幅低噪声放大器芯片的研制

本文将限幅器嵌入到了低噪声放大器的输入级匹配电路,使得整体限幅放大电路的噪声系数为低噪声放大器的最小噪声系数而不需再加上限幅器的损耗,从而有效降低了整体限幅低噪声放大器的噪声系数。在此基础上,设计并实现了一款S波段限幅低噪声放大器芯片,实现了超低噪声与高耐功率的性能。测试结果表明,该款芯片在目前相近频段所有限幅低噪声放大器产品中噪声系数最小。在2.7 GHz~3.5 GHz工作频带内,实测噪声系数NF≤0.85 dB,增益≥29 dB,带内增益平坦度≤±0.3 dB,静态工作电流≤25 mA,1 dB压缩点输出功率≥8 dBm。在耐功率50 W(250μs脉宽、25%占空比)下试验30 min后不烧毁,恢复到常温时,噪声几乎无变化。芯片尺寸为3450μm×1600μm×100μm。

X波段平衡式限幅低噪声放大器MMIC

为满足接收机的小型化需求,基于GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款用于8~12 GHz的平衡式限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。将Lange电桥、限幅器、LNA集成在同一衬底上,Lange电桥采用异形设计,芯片比传统尺寸降低30%以上;限幅器级间采用电感匹配结构,提升MMIC的工作带宽;LNA采用并联负反馈、源极电感负反馈以及电流复用拓扑结构,实现超低功耗和良好的稳定性。芯片采用整体最优化设计,在片测试结果表明,在工作频带内,限幅LNA MMIC芯片的增益为(25±0.2)dB(去除1 dB斜率),噪声系数小于1.6 dB,总功耗小于100 mW,耐功率大于46 dBm,该芯片尺寸为2.8 mm×2.4 mm,充分体现了集成工艺的性能和尺寸优势。

基于70 nm InP HEMT工艺的230~250 GHz低噪声放大器设计

基于70 nm InP HEMT工艺,设计了一款五级共源放大级联结构230~250 GHz低噪声太赫兹单片集成电路(TMIC)。该放大器采用扇形线和微带线构成栅极和源极直流偏置网络,用以隔离射频信号和直流偏置信号;基于噪声匹配技术设计了放大器的第一级和第二级,基于功率匹配技术设计了中间两级,最后一级重点完成输出匹配。在片测试结果表明,230~250 GHz频率范围内,低噪声放大器的小信号增益大于20 dB。采用Y因子法对封装后的低噪声放大器模块完成了噪声测试,频率为243~248 GHz时该MMIC放大器噪声系数优于7.5 dB,与HBT和CMOS工艺相比,基于HEMT工艺的低噪声放大器具有3 dB以上的噪声系数优势。

2~18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2~18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构,通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容,提高了放大器的高频输出阻抗,进而拓宽了带宽,提高了高频增益,并降低了噪声。在片测试结果表明,在5 V单电源电压下,在2~18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中,有利于接收机带宽、噪声系数和体积等的优化。

Ka波段GaAs MMIC限幅低噪声放大器的设计

采用GaAs pin二极管和低噪声GaAs赝配高电子迁移率晶体管(PHEMT)集成的一片式限幅低噪声放大器(LNA)工艺,设计并制备了一款Ka波段GaAs微波单片集成电路(MMIC)限幅LNA。为了在Ka波段实现大功率和低噪声的目标,采用限幅器和LNA一体化设计的思路,优化了限幅器的电路拓扑和pin二极管的结构。该LNA采用三级级联的电流复用拓扑结构。在片测试结果表明,限幅LNA在32~38 GHz频率范围内,噪声系数小于3. 1 dB,线性增益大于18 dB,芯片静态工作电流为20 m A;在70℃恒温条件下,能够承受脉冲功率为2 W(脉冲宽度4 ms,占空比30%);芯片尺寸为3. 3 mm×2. 0 mm×0. 07 mm。

5~13GHz GaAs限幅低噪声放大器MMIC

基于0.15μm GaAs pin二极管和GaAs PHEMT工艺,设计并实现了一款5~13 GHz限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。该MMIC中限幅器采用三级反向并联二极管结构,优化了插入损耗和耐功率性能;LNA采用两级级联设计,利用负反馈和源电感匹配,在宽带下实现平坦的增益和较小的噪声;限幅器和LNA进行一体化设计,实现了宽带耐功率和低噪声目标。测试结果表明,在5~13 GHz内,该MMIC的小信号增益大于20 dB,噪声系数小于1.8 dB,耐功率大于46 dBm(2 ms脉宽,30%占空比),总功耗小于190 mW,芯片尺寸为3.3 mm×1.2 mm。限幅LNA MMIC芯片的尺寸较小,降低了组件成本,同时降低了组件装配难度,提高通道之间的一致性。

S波段平衡式限幅MMIC低噪声放大器设计

结合混合微波集成电路（HMIC）工艺和砷化镓单片微波集成电路（MMIC）工艺各自优势,设计制作了一款小型化大功率S波段平衡式限幅MMIC低噪声放大器。采用平衡式结构,提高了限幅功率容量和可靠性。由于金丝键合线的等效电感具有更高Q值,低噪声放大器单片的输入匹配采用外部金丝键合线匹配,有效降低了低噪声放大器单片的噪声系数。限幅器采用混合集成工艺制成,能够耐受较大功率。利用微波仿真软件,设计制作了兰格（Lange）电桥、限幅电路和低噪声放大器输入匹配等电路。最终产品尺寸仅为22 mm×16 mm×6 mm,在2.7~3.5 GHz内增益27~28 d B,噪声系数小于1.3 d B,驻波比小于1.3,该平衡限幅MMIC低噪声放大器可承受功率超过200 W、占空比为15%的脉冲功率冲击。

一种宽带CMOS低噪声放大器

基于130 nm CMOS工艺设计了一款宽带低噪声放大器(LNA),适用于Ka波段的5G应用。通过降低输入阻抗与最佳源阻抗的偏差以抑制噪声,该LNA实现了宽带的最佳噪声系数匹配。一方面,该LNA采用由LC串联组合和LC并联组合构成的宽带前端网络,在取得低噪声系数的同时,实现了宽带输入匹配;另一方面,通过体隔离技术和级间电感匹配技术提高了电路增益。同时,通过并联峰值负载技术,提高了LNA的带内增益平坦度。测试结果表明,该LNA的峰值增益为11.2 dB,-3 dB带宽为7.5 GHz(29.1~36.6 GHz)。噪声系数为5.9~6.6 dB,与仿真的最小噪声系数非常接近。输入反射系数(<-10 dB)带宽为6.7 GHz(28.3~35 GHz)。该LNA在1.2 V电源电压下功耗为9 mW,芯片面积为0.54 mm2。

2～4 GHz宽带高增益小型化限幅低噪声放大器

为适应微波混合集成电路向多功能、高性能、小型化及低成本方向的发展趋势,设计了一种具有限幅、开关功能的宽带平衡式低噪声放大器,利用微波薄膜混合集成电路工艺和多芯片微组装模块(MCM)集成技术将限幅电路、宽带平衡式放大电路、开关电路和TTL转换电路一体化集成到全密封金属管壳,阐述了该限幅低噪声放大器的高功率限幅、高增益、宽带低噪声及小体积设计。限幅低噪声放大器工作在2~4GHz,限幅功率大于250 W(脉宽1ms,30%占空比),增益大于38dB,电压驻波比小于1.4,噪声系数小于1.4dB,恢复时间小于1.0μs。限幅低噪声放大器采用+5V电源,开关控制端采用TTL电平,外形尺寸24mm×12mm×5.0mm。技术指标满足设计要求。

L波段载板式双平衡限幅低噪声放大器

设计了L波段PIN限幅器芯片和低噪声放大器芯片,并将这两种芯片集成在载板上,组成小尺寸双平衡限幅低噪声放大器。低噪声放大器采用负反馈结构,降低噪声系数和改善增益平坦度。采用双平衡式结构,提高限幅器的功率容量,提高了1dB增益压缩点输出功率。对传统兰格桥结构作了改进,缩小了电路面积。该限幅低噪声放大器工作电压5V,电流40mA。测试结果显示,在频带1.2~1.4GHz内,噪声系数小于1.2dB,增益大于28dB,P1dB大于6dBm,能够承受脉冲功率150 W(脉宽200μs和占空比为20%)。体积为7.5mm×5.0mm×0.9mm。

一种S波段平衡式限幅低噪声放大器的设计

介绍了一种小型化平衡式限幅低噪声放大器。该放大器采用Lange桥平衡结构,在实现低噪声的同时,保证了小电压驻波比;在3.0～3.5GHz频带内,噪声系数小于1.3dB,输入输出驻波系数小于1.3,增益大于27dB,平坦度±0.6dB以内,输出1dB压缩点大于12dBm。该放大器能够承受最大5W的连续波功率输入,且大功率输入时的驻波系数小于1.3。

毫米波GaAs单片限幅低噪声放大器

设计了一款毫米波GaAs单片限幅低噪声放大器。限幅器采用两级反向并联二极管结构,通过优化限幅器匹配电路,增大了限幅器的耐功率,降低了限幅电路的插损。低噪声放大器为四级级联设计,输入端采用最小噪声匹配,偏置电路增加RC串联谐振电路,减小了噪声,提高了电路稳定性。测试结果表明,该毫米波GaAs单片限幅低噪声放大器在33~37GHz频带内,增益达到22dB,增益平坦为±1dB,输入驻波小于2,输出驻波小于1.5,噪声小于3.0dB,输出1dB增益压缩点(P1dB)大于5dBm,可以承受15W的脉冲输入功率。

7～13 GHz GaAs单片40W限幅低噪声放大器

南京电子器件研究所首次研制出7～13GHz连续波40W大功率限幅器＋低噪声放大器集成单片。根据大功率和低噪声要求，将PIN二极管和低噪声PHEMT两种材料集成在同～GaAs衬底上，

32~40 GHz高耐功率PIN二极管限幅低噪声放大器MMIC

本文提出了一种32~40 GHz高耐功率砷化镓(Gallium Arsenide,GaAs)PIN二极管限幅低噪声放大器单片微波集成电路(Monolithic Microwave Integrated Circuit,MMIC)。将PIN限幅器与低噪声放大器联合设计,同时采用高鲁棒性低噪声放大器网络,提高了限幅低噪声放大器的耐功率和小信号特性。为了降低放大器的噪声系数,提出了包含电感和PIN二极管的T型匹配单元,将多个匹配单元级联作为低噪声放大器的输入匹配网络。该限幅低噪声放大器MMIC采用0.15-μm PIN/pHEMT工艺制造。测试结果表明,该芯片可以承受最高为38 dBm的连续波30 min不损坏。在32~40 GHz频率范围内,电路的小信号增益和噪声系数分别为18±0.4 dB和2.5~2.8 dB,证明了该设计方法的有效性。在目前报道的限幅低噪声放大器MMIC中,该限幅低噪声放大器具有最高的工作频率,该电路可广泛的应用于高功率、高机动性的毫米波雷达系统中。

具有带外抑制的限幅低噪声放大器一体化设计

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,研制了一款27.5~31 GHz具有带外抑制特性的限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。限幅器采用两级并联结构,用微带线进行输入输出匹配,以减小限幅器的插入损耗和电压驻波比。未单独设计滤波器,而是在LNA的匹配网络中加入滤波支路,且分散置于各级匹配网络中,以减小噪声损耗。LNA为三级级联结构,采用单电源和电流复用结构,以实现较小的电流和功耗。测试结果表明,该MMIC在27.5~31 GHz内增益大于21 dB,噪声系数小于3.6 dB,1 dB压缩点输出功率大于5.5 dBm,在17.6~20.6 GHz内带外抑制比小于-50 dBc,可以承受20 W的脉冲输入功率。

基于248 nm扫描光刻机工艺的0.15μm GaAs单片限幅低噪声放大器

报道了一种0.15μm GaAs单片限幅低噪声放大器的材料设计和制作工艺,器件关键层制备使用248 nm扫描光刻机和烘胶工艺方案。利用X波段限幅低噪声放大电路对该工艺进行了流片验证。微波测试结果显示,在7~13 GHz频段内,电路增益大于19.5 dB,在7.7 GHz处增益达22.3 dB;噪声系数小于1.98 dB,在7.2 GHz处,最小噪声为1.28 dB;直流功耗为190 mW,展示了良好的器件和电路性能。

限幅低噪声放大器增益下降失效分析

限幅低噪声放大器(Low Noise Amplifier,LNA)是微波收发组件中的关键部件,用于对接收的射频信号进行放大。接收增益是限幅LNA的关键指标,增益下降可导致微波收发组件功能失效。综合采用外观检查、万用表测量、X光检查、扫描电子显微镜(Scanning Electron Microscope,SEM)等分析手段对某型限幅LNA增益下降的原因进行了分析,确定了故障失效的原因。结果表明,增益下降是由于工艺装配过程PIN二极管芯片与管壳安全间距不足导致。研究结果对类似产品的生产装配、检测检验、失效分析有一定的参考意义。

5~6 GHz限幅低噪声放大器的研制

采用GaAs增强型pHEMT工艺,将限幅器和低噪声放大器集成在同一衬底,设计了一款用于5~6 GHz的限幅低噪声放大器。限幅器采用PIN二极管进行设计,低噪声放大器采用并联负反馈、源级电感负反馈以及电流复用结构,减小功耗的同时改善了增益平坦度和稳定性。测试结果表明,在工作频带内,限幅低噪声放大器的增益为27±0.2 dB,噪声系数为1.1~1.3 dB,总功耗为240 mW,耐功率大于46 dBm(2 ms脉宽,30%占空比),芯片尺寸为3.3 mm×1.3 mm。

小型化R波段限幅低噪声放大器设计

设计了一种小型化限幅低噪声放大器。采用Lange桥平衡结构，在实现低噪声的同时，得到较小的输入输出电压驻波比。采用集总参数和分布参数元件，实现了各级匹配。该小型化限幅低噪声放大器工作在R波段（2．1～2．5GHz），噪声系数低于1dB，输入输出驻波系数小于1．4，增益大于31dB，带内增益波动只有±0．2dB。通过SP2D开关实现两路输出，输出隔离度大于42dB。

基于Darlington Cascode结构的SiGe异质结双极晶体管UWB低噪声放大器的设计

详细地分析了Cascode结构的线性度和3dB带宽，利用Cascode结构的高线性度和Darlington结构的高增益的优点构成了Darlington—Cascode结构，在此基础上，基于台积电TSMC0．35μm SiGe工艺，设计了一款芯片面积小的满足超宽带（UWB）标准的无电感SiGe异质结双晶体管（HBT）低噪声放大器（LNA）。该放大器利用电阻反馈结构替代了电感-电容（LC）匹配网络结构，实现了输入、输出阻抗匹配，未采用无源电感，节省了芯片面积，芯片面积仅为0．046mm2，并将Darlington—Cascode结构作为LNA的输出级，既提高了增益，又提高了线性度。LNA版图仿真结果表明，在UWB频带范围内，LNA的增益为19．5～20dB，增益平坦度为4-0．25dB；输入、输出匹配良好；线性度为-5- -2dBm；在整个频段内，无条件稳定。