一种陶瓷方形扁平封装外观缺陷检测方法

提出一种基于机器视觉的陶瓷方形扁平封装外观缺陷检测方法。对于封装外形尺寸较大而缺陷较细微的情形,将待检片分为多个区域与标准样片进行比对检测。首先通过Foerstner特征点检测法提取标准片图像的特征点,然后使用随机抽样一致性(RANSAC)图像匹配算法,将所有标准片图像拼接并融合生成一张标准片全幅面模板,再将待检片分区与标准片模板进行序贯比对,以提取可疑区域,最后利用支持向量机(SVM)分类器对可疑区域进行筛选分类。实验结果表明,这种方法不仅克服了传统视觉检测过程中视野范围与图像分辨率相互制约的矛盾,且对陶瓷方形扁平封装表面缺陷具有较高的检出率。

基于QFN封装的X波段GaAs T/R套片设计

基于陶瓷方形扁平无引脚(QFN)封装研制出4款X波段GaAs微波单片集成电路(MMIC),包括GaAs幅相控制多功能芯片(MFC)、功率放大器、低噪声放大器、开关限幅多功能芯片。利用QFN技术将这套芯片封装在一起,组成2GHz带宽的QFN封装收/发(T/R)组件,输出功率大于1 W,封装尺寸为9mm×9mm×1mm。通过提高GaAs MMIC的集成度、放大器单边加电、内部端口匹配,创新性地实现了微波T/R组件的小型化。这几款芯片中最复杂的X波段幅相控制多功能芯片集成了T/R开关、六位数字移相器、五位数字衰减器、增益放大器及串转并驱动器。在工作频段内,收发状态下,增益大于5dB,1dB压缩输出功率(P-1)大于7dBm,移相均方根(RMS)误差小于2.5°,衰减均方根误差小于0.3dB,回波损耗小于-12dB,裸片尺寸为4.5mm×3.0mm×0.07mm。

表贴式MMIC高密度封装外壳微波特性设计

基于高温共烧陶瓷(HTCC)工艺,研制了一款32根引脚方形扁平无引线封装(CQFN)型微波外壳,外形尺寸仅为5mm×5mm×1.4mm。该外壳采用侧面挂孔的方式实现微波信号从基板底部到外壳内部带状线和键合区微带线的传输,底部增加了密集阵列接地过孔以消除高密度引脚间的耦合。对制作的外壳进行了微波性能测试,在C波段内的插入损耗小于0.5dB,驻波比小于1.3,隔离度大于30dB。该小型化表贴陶瓷外壳适用于C波段的微波单片集成电路(MMIC)的高品质气密封装,且便于批量化生产。

图像传感器封装结构设计与分析

基于方形扁平无引脚封装QFN和小外形封装SOP两种封装形式设计了6种不同尺寸的图像传感器封装结构,利用有限元分析软件ANSYS对其进行了稳态温度分析。结果表明,QFN封装结构的3种方案最高温度分别为56.596,40.766和39.051℃;SOP封装结构的3种方案分别为43.53,45.015和40.536℃。QFN结构设计的散热性能要优于SOP,但SOP结构设计的整体温度相对比较均匀。最优方案为QFN的第3种设计方案,芯片整体结构尺寸为2.5 mm×2 mm×0.4 mm。

QFN封装元件组装工艺技术研究

QFN是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴的表面贴装芯片封装技术。由于底部中央的大暴露焊盘被焊接到PCB的散热焊盘上,这使得QFN具有极佳的电和热性能。QFN封装尺寸较小,有许多专门的焊接注意事项。介绍了QFN的特点、分类、工艺要点和返修。

芯片封装技术的发展趋势

介绍了几种新型芯片封装技术的特点,并对未来的发展趋势及方向进行了初步分析。从中可以看出IC芯片与微电子封装技术相互促进、协调发展密不可分的关系。

QFN封装元件组装工艺技术的研究

QFN(Quad Flat No-lead Package,方形扁平无引脚封装)是一种焊盘尺寸小、体积小、 以塑料作为密封材料的新兴表面贴装芯片封装技术。由于底部中央大暴露焊盘被焊接到PCB的散热焊 盘上,这使得QFN具有极佳的电和热性能。QFN封装尺寸较小,有许多专门的焊接注意事项。文章 介绍了QFN的特点、分类、工艺要点和返修。

QFN封装元件组装工艺技术的研究

介绍了方形扁平无引脚封装(QuadFaltNo-leadPackage,QFN)的特点、分类、工艺要点和返修。

基于LTCC基板QFN封装高速链路仿真及性能测试

针对带有QFN(方形扁平无引脚封装)封装结构和腔槽的LTCC(低温共烧陶瓷)封装基板难以测试的问题,借鉴2X Thru原理,提出一种采用辅助测试板并进行去嵌入,从而获得LTCC封装基板性能的方法。通过对QFN与测试板互连结构的仿真优化,获得了较理想的阻抗匹配结构。在此基础上,对包含2个测试转接板、互连金丝、LTCC基板垂直通孔和QFN结构输出端,传输DC-40 GHz的差分信号的整个链路进行了联合仿真分析。最后,通过实物测试,对辅助测试板去嵌入后其性能基本与仿真结果一致,证明该方法能够解决此种结构的LTCC封装基板的测试问题。同时,获得整个链路的信号传输性能为插入损耗值≤2.7 dB,回波损耗≤-10 dB,满足产品对高速带宽的使用要求。

QFN封装元件组装工艺技术的研究

近几年来,QFN封装(Quad Flat No-lead,方形扁平无引脚封装)由于具有良好的电和热性能、体积小、重量轻,其应用正在快速增长。采用微型引线框架的QFN封装称为MLF封装(Micro Lead Frame-微引线框架)．QFN封装和CSP(Chip Size Package,芯片尺寸封装)有些相似,但元件底部没有焊球,与PCB的电气和机械连接是通过PCB焊盘上印刷焊膏、过回流焊形成的焊点来实现的,对PCB焊盘设计和表面贴装工艺提出了一些新的要求。印刷网板设计、焊后检查、返修等都是表面贴装过程中所应该关注的。本文将对上述各方面要求和影响进行探讨,对PCB焊盘设计、网板设计、检测和返修作详细地介绍。

CQFN封装电特性研究

对CQFN封装进行了介绍,探讨了CQFN外壳不同的互连结构及信号完整性的评估方法。针对某款CQFN24陶瓷外壳,研究了封装的信号传输特性;并采用仿真方法对比了不同传输结构对信号完整性的影响。针对差分信号的指标要求,提出了优化传输结构的方法,对于提高CQFN封装电特性具有一定的参考作用。

2-6 GHz小型化、高效率GaN功率放大器

基于GaN功率放大器小型化、轻薄化的发展趋势,选用陶瓷方形扁平无引脚(CQFN)管壳封装,设计了一种2~6GHz宽频带、小尺寸、高效率的功率放大器,并阐述了设计方法和研制过程。随着器件功率密度的不断升高,散热问题成为设计中不可忽略的因素,分别采用热仿真分析及红外热成像测试方法,得到功率放大器芯片的最高温度为198.61℃,能满足散热需求。功率放大器尺寸为7.0mm×7.0mm×1.2mm,在连续波测试条件下,漏极电压为28V,工作频带为2~6GHz,饱和输出功率大于40.5dBm,功率增益大于23dB,功率附加效率大于35%,测试结果均满足实际需求。

PCB粘弹性对QFN焊点可靠性的影响

基于动态拉伸DMA实验所获得的FR—4PCB的蠕变柔量曲线,用广义Maxwell模型表征了PCB的粘弹性蠕变松弛特性。通过有限元软件MSC Marc分别模拟了基于PCB弹性和粘弹性两种不同性质下,QFN器件在–55～+125℃热循环条件下的应力应变,并利用修正后的Coffin-Masson方程分别计算了它们的热疲劳寿命。结果表明,基于粘弹性条件下QFN焊点可靠性模拟结果更接近实际情况。

QFN芯片表面划痕检测定位方法设计

在工业应用中,需要对方形扁平无引脚封装(Quad flat no-lead package,QFN)芯片表面划痕实时准确检测,提出了一种快速的芯片表面划痕检测定位方法.通过图像分割算法获取缺陷图像,结合轮廓提取算法可以较好地实现芯片表面划痕定位.同时,为了保证对芯片表面划痕实时检测,采用基于粒子群的Otsu多阈值算法进行图像分割,不仅使得图像中缺陷区域更加明显,而且缩短了芯片表面划痕检测时间.与直接采用Otsu算法相比,芯片表面划痕检测时间由秒级缩短至毫秒级,提高了芯片质量检测效率.该划痕快速定位检测方法对芯片检测设备软件系统开发与应用具有重要的参考价值.

转盘式QFN测试分选机的系统设计

为了满足国内对中高端测试分选设备的需求,提高测试分选机的效率,通过参阅大量的文献,并且仔细研究了国外的转塔式测试分选机,拟制了TX900型转盘式QFN测试分选机的系统设计。论述了TX900型QFN测试分选机的工作原理及运行过程,运用模块化设计方法建立了系统结构模型,并详细论述了各部分的结构设计;接着介绍了设备的电气控制结构和控制软件设计,给出了控制程序流程图;最后讨论了该机的关键技术及解决方案。研究结果表明,该机具有效率高、兼容性强、扩充性强等特点。整个系统设计为转盘式QFN测试分选机最后的实现奠定了基础。

具有高电流密度的小电流沟槽肖特基势垒二极管

研制了一种DFN1006-2L封装的小电流沟槽肖特基势垒二极管,其具有高电流密度、超低正向压降和低漏电特性。与常规平行条状结构排布的沟槽肖特基势垒二极管不同,该器件采用圆形网状结构排布设计,增加了器件中肖特基区域面积,提高了电流密度、降低了正向压降。该器件基于6英寸(1英寸=2.54 cm)CMOS工艺平台制备。与采用SOD-323封装的1 A、40 V平面小电流肖特基势垒二极管B5819WS相比,通过对沟槽结构关键尺寸和工艺条件的设计和优化,封装尺寸缩小88%,电流密度555 A/cm^(2)下正向压降典型值为0.519 V,反向电流100μA下反向击穿电压为48.98 V,反向电压40 V下反向漏电流为3.02μA。该器件具有更高的电流密度,可满足印制电路板(PCB)小型化需求。

QFN器件焊接质量及可靠性改善方法的研究

在QFN器件组装后的可靠性试验或者在其使用过程中,焊点内部蠕变和应力释放会使得晶粒逐渐地粗化而出现微裂纹,这是导致焊点可靠性风险的主要原因之一。从改善散热焊盘空洞率及控制焊点高度的角度出发,提出了一种采用绿油阻焊分割设计散热焊盘的新方法,以期在改善QFN器件焊接质量的基础上提升焊接可靠性。首先,采用ANSYS仿真对QFN进行了散热分析并评估了这种分割设计对焊点的可靠性的影响,结果表明,应力应变的最大值位于边角焊点的焊接界面,而且焊点的高度越高其可靠性就越好;其次,利用模型进一步计算发现,在焊点高度一致的情况下,采用新的分割设计方式对芯片的散热和焊点的可靠性没有影响;然后,通过SMT装联工艺后,对比PCB散热焊盘分割设计和传统设计对应的焊接质量发现,分割设计可以有效地降低散热焊盘的空洞率和控制焊点的高度;最后,基于QFN焊点的可靠性失效机理对其可靠性进行了讨论分析并对其寿命进行了预测。

QFN引线框架全自动贴膜装置的设计

设计了一种方形扁平无引脚封装(QFN)引线框架全自动贴膜装置,可以满足半导体QFN引线框架生产企业和半导体后道封装测试企业的生产工艺需求。介绍了这一贴膜装置的设计要求、结构、工艺流程、人机界面,分析了上料存料机构模组、贴膜机构模组、上下料搬运机械手模组,并给出了贴膜塑封效果。应用这一贴膜装置,能够解决QFN产品在塑封工艺阶段的溢料问题。

QFN元件的贴北京地区及返修工艺

QFN封装（Quard Flat No—lead方形扁平无引脚封装）具有良好的电性能和热性能、体积小、重量轻，其应用正在快速增长。QFN的封装和CSP有些相似，但元件底部没有焊球．与PCB的电气和机械连接是通过PCB焊盘上印刷焊膏、过回流焊后形成的焊点来实现，对PCB焊盘设计和表面贴装工艺提出了一些新的要求。印刷网板设计、焊后检查、返修等都是表面贴装过程中应该特别关注的。

QFN元件的贴装及返修工艺

QFN封装（Quard Flat No—lead方形扁平无引脚封装）具有良好的电性能和热性能、体积小、重量轻，其应用正在快速增长。QFN的封装和CSP有些相似，但元件底部没有焊球，与PCB的电气和机械连接是通过PCB焊盘上印刷焊膏、过回流焊后形成的焊点来实现，对PCB焊盘设计和表面贴装工艺提出了一些新的要求。印刷网板设计、焊后检查、返修等都是表面贴装过程中应该特别关注的。