基于陷阱密度谱特征量的油纸绝缘变压器老化诊断

变压器油纸绝缘老化是影响变压器正常运行的重要因素。现阶段,基于时域检测的去极化电流法被广泛应用于变压器油纸绝缘状态诊断,但对于去极化电流谱线的特征量提取仍处于初始阶段。根据介电响应和陷阱理论,提出绘制去极化陷阱密度谱,并从中提取峰值大小S_(max)和峰值时间常数T_(max)这两个新特征量,用以评估变压器油纸绝缘老化状态。首先采用不同极化电压测试,分析去极化陷阱密度谱线新特征量与极化电压间的关系。其次对检测出不同糠醛质量浓度的绝缘油纸变压器的陷阱密度谱线作对比分析。最后对大量变压器实例进行验证分析。研究结果表明:峰值大小S_(max)与糠醛检测质量浓度呈正相关,峰值时间常数T_(max)与糠醛检测质量浓度呈负相关;随着油纸绝缘老化程度的加深,陷阱密度谱的特征量S_(max)逐渐增大,而特征量Tmax逐渐减小;所提出的两个特征量取值范围可作为今后诊断变压器油纸绝缘老化状态的依据。

薄SiO_2层击穿特性与临界陷阱密度

薄栅氧化层的退化、击穿与氧化层中和界面陷阱的产生相关 .本文研究了在恒电流TDDB(Time Depen dentDielectricBreakdown)应力条件下 8 9nm薄氧化层的电学特性退化、击穿情况 .研究表明 ,电子在穿越SiO2 晶格时与晶格相互作用产生陷阱 ,当陷阱密度达到某一临界密度Nbd时 ,氧化层就击穿 .Nbd可以用来表征氧化层的质量 ,与测试电流密度无关 .击穿电量Qbd随测试电流密度增大而减小可用陷阱产生速率的增长解释 .临界陷阱密度Nbd随测试MOS电容面积增大而减小 ,这与统计理论相符 .统计分析表明 ,对于所研究的薄氧化层 ,可看作由面积为 2 5 6× 10 -14cm2 的“元胞”构成 ,当个别“元胞”中陷阱数目达到 13个时 ,电子可通过陷阱直接隧穿 ,“元胞”内电流突然增大 ,产生大量焦耳热 ,形成欧姆通道 ,氧化层击穿 .

薄栅介质陷阱密度的求解和相关参数的提取

采用恒定电流应力对薄栅氧化层 MOS电容进行了 TDDB评价实验 ,提出了精确测量和表征陷阱密度及累积失效率的方法 .该方法根据电荷陷落的动态平衡方程 ,测量恒流应力下 MOS电容的栅电压变化曲线和应力前后的高频 C- V曲线变化求解陷阱密度 .从实验中可以直接提取表征陷阱的动态参数 .在此基础上 ,可以对器件的累积失效率进行精确的评估 .

用高频C-V特性测量表面势和界面陷阱密度及其分布

本文基于对MOS结构耗尽-弱反型区C-V特性的理论分析,提出了一种利用高频C-V特性直接测量半导体表面势和界面陷阱密度及其按能量分布的简便方法,减少了测量分析的计算量,降低了对样品的要求。本文还给出了一些实验样品的测试结果。

用比例差分方法从NMOSFET输出特性提取界面陷阱密度(英文)

在均匀的高电场应力下 ,MOSFET器件的阈值电压和输出特性的比例差分峰值会有所改变。这是由于在应力过程中产生的缺陷引起的。在本文中 ,用比例差分方法从NMOSFET器件的输出特性提取了阈值电压、输出特性的比例差分的峰值和界面陷阱密度。得到了阈值电压和比例差分峰值 ,界面陷阱密度和应力时间的关系。此种方法也适用于PMOSFET器件。这是一个简单而快捷的技术。

光折变晶体的光电导及陷阱密度

通过分析体全息光栅的读取过程,得到光折变晶体Cu:KNSBN的光电导在入射光强为5×104W/m2时的典型值为σph=3.01×10-10A·m-2。实验得到光电导与入射光强是指数约为b=0.8的亚线性关系,从而得到满陷阱与空陷阱之密度比的定量表示式为(CCu+/CCu2+)=αIb-1。在观测的波长范围内,b随着波长缩短而增大。

部分耗尽SOI器件背栅界面陷阱密度的提取

利用基于复合理论的直流电流电压法,提取SOI器件背栅界面陷阱密度。给出了具体的测试原理,以0.13μm SOI工艺制造的部分耗尽NMOS和PMOS器件为测试对象,分别对两种器件的背界面复合电流进行测试。将实验得到的界面复合电流值与理论公式作最小二乘拟合,不仅可以获得背界面陷阱密度,还可以得到界面陷阱密度所在的等效能级。结果表明,采用智能剥离技术制备的SOI器件的背界面陷阱密度量级均为1010cm-2,但NMOS器件的背界面陷阱密度略大于PMOS器件,并给出了界面陷阱密度所在的等效能级。

电荷陷阱对器件稳定性的影响和监测电荷陷阱密度方法

本文论述了电荷陷阱对器件稳定性的影响;认为在器件制造过程中监测电荷陷阱密度是很重要的.本文介绍了雪崩注入法测量电荷陷阱密度的方法,并给出了测量结果.

聚醚酰亚胺纳米复合电介质中指数分布陷阱电荷跳跃输运对储能性能的影响

目前常见聚合物电介质电容器的储能性能在高温下会急剧劣化,难以满足航空航天和能源等领域的需求.为提高介质高温储能性能,常掺杂纳米填料对电介质改性,通过改变电介质内部陷阱参数来调控电荷输运过程,但其内部陷阱的能级和密度与储能性能间的定量关系仍需进一步研究.本文构建线性聚合物纳米复合电介质中指数分布陷阱电荷跳跃输运的储能与释能模型并进行了仿真.纯聚醚酰亚胺在150℃的体积电阻率和电位移矢量-电场强度回线的仿真结果与实验符合,证明了模型的有效性.不同陷阱参数纳米复合电介质的仿真结果表明,增大总陷阱密度和最深陷阱能级,会降低载流子迁移率、电流密度和电导损耗,提升放电能量密度和充放电效率.在150℃和550 kV/mm外施场强下,1.0 eV最深陷阱能级和1×10^(27) m^(-3)总陷阱密度的纳米复合电介质放电能量密度和充放电效率分别为4.26 J/cm^(3)和98.93%,相比纯聚醚酰亚胺提升率分别为91.09%和227.58%,显著提升了高温储能性能.本研究为耐高温高储能性能电容器的研发提供了理论和模型支撑.

陷阱密度对低密度聚乙烯空间电荷形成与积累特性的影响

在高压直流输变电设备绝缘系统中,空间电荷效应是影响设备绝缘劣化的主要因素之一.研究材料陷阱分布对空间电荷形成与积累特性的影响,对于诊断设备绝缘老化较为重要.建立了单极性电荷输运模型,研究了电荷注入、电荷输运和电荷入陷脱陷的物理过程.通过求解电荷连续性方程、泊松方程和电荷入陷与脱陷的一阶动力学方程,可以得出陷阱密度对低密度聚乙烯介质内空间电荷分布特性的影响.计算得到了不同陷阱密度（6.25×1019~6.25×1021m3）介质的内部空间电荷随时间和陷阱密度的变化关系.随着加压时间的延长,自由电子总数先增加后减小,被捕获电子的总数则逐渐增大.在一定陷阱密度范围内（小于~3.125×1021m3）,最大自由电子总数随着陷阱密度的增大逐渐减小,最大被捕获电子总数则逐渐增加.当陷阱密度大于3.125×1021m3时,介质内部电荷数量随陷阱密度变化不大.该模型和相关结论可以更好地理解高压直流输变电设备的绝缘老化现象和机理.

等离子体充电效应在薄氧化硅层产生陷阱密度的确定

通过比较经过和未经过等离子暴露的两种薄栅氧化硅层在恒电流条件下击穿时间 tbd的差 异，计算出在等离子体暴露过程中由充电效应导致的隧穿电流在天线比为 2000的 MOS电容栅氧 化硅层中产生的陷阱密度为 2.35× 1018cm-3，表明充电效应导致损伤的出现。

氧化镓基器件异质界面陷阱密度的提取方法

高性能的半导体功率器件依赖于金属/半导体、半导体/半导体或者半导体/绝缘体间的高质量界面的形成.本文报道了三种提取β-氧化镓(β-Ga_(2)O_(3))基器件界面陷阱密度(Interface Trap Density,D_(it))的方法,分别用于肖特基势垒二极管(SBD)、PN异质二极管和金属/氧化物/半导体电容(MOS Capacitor).利用对应频率下的电容-电压和电导-电压特性获得了Ni-SBD金半界面的陷阱密度.本文还引入了导纳谱(Admittance Spectroscopy,AS)分析NiO/β-Ga_(2)O_(3)PN二极管的界面陷阱密度.精确的高-低频电容法则用于MOS Capacitor的D_(it)测量.本文验证的界面态测量与提取方法为氧化镓器件界面处理提供量化手段,同时为获得高性能氧化镓器件指明方向.

DCIV技术表征MOS/SOI界面陷阱能级密度分布

基于直流电流电压(DCIV)理论和界面陷阱能级U型对称分布模型,可以获取硅界面陷阱在禁带中的分布,即利用沟道界面陷阱引起的界面复合电流与不同源/漏-体正偏电压(Vpn)的函数关系,求出对应每个Vpn的有效界面陷阱面密度(Neff),通过Neff函数与求出的每个Neff值作最小二乘拟合,将拟合参数代入界面陷阱能级密度(DIT)函数式,作出DIT的本征分布图。分别对部分耗尽的n MOS/SOI和p MOS/SOI器件进行测试,得到了预期的界面复合电流曲线,并给出了器件界面陷阱能级密度的U型分布图。结果表明,两种器件在禁带中央附近的陷阱能级密度量级均为109cm-2·e V-1,而远离禁带中央的陷阱能级密度量级为1011cm-2·e V-1。

不同工艺条件对柔性低温多晶硅薄膜晶体管性能影响

为了探究不同工艺对柔性低温多晶硅薄膜晶体管性能的影响,对比了3种不同工艺薄膜晶体管的电学特性和陷阱特性。首先,通过瞬态电流法研究陷阱,运用陷阱对载流子的捕获和释放的特点测量得到瞬态电流曲线,通过分别改变栅压和漏压并结合不同温度的陷阱去俘获峰值曲线提取的激活能分析得到不同俘获过程所对应的不同位置的3种陷阱。其次,用仪器测量器件的I-V特性曲线,提取器件的阈值电压V_(TH)、亚阈值摆幅S和迁移率μ进行比对分析。结果显示,样品A2的工艺改善了膜质,降低了器件的阈值电压和关态漏电流,同时降低了栅氧化层的陷阱密度;样品A4的工艺填补了界面和沟道内的悬挂键,优化了器件的迁移率和亚阈值摆幅,同时降低了界面和晶界的陷阱密度。

一种确定多晶硅薄膜禁带中态密度的数值积分方法

本文提出了一种数值积分方法，通过这种方法结合热激发场效应电导法可以推导薄膜晶体管的多晶硅材料禁带中的态密度。根据这种方法，我们研究了氢等离子体处理对多晶硅薄膜晶体管禁带态密度的影响。

有机薄膜晶体管陷阱态密度检测研究进展

近年来,有机薄膜晶体管取得了重大进步,推动了微电子电路、有机发光显示器、有机生物电子和有机光电探测器等技术的发展与应用。多晶或非晶的有机半导体易产生大量缺陷,器件的制备工艺也会带来缺陷,导致带隙中的局域陷阱态捕获电荷载流子。因此,陷阱态将严重影响有机薄膜晶体管中载流子的传输。综述了几种测量和表征有机半导体器件陷阱态密度的方法和技术,不同的方法基于不同的近似和假设,采用不同的测量原理,涵盖不同的能量范围。对比分析了几种检测方法的优势和局限性,对有机薄膜陷阱态的测量提出了具有指导性的意见。

氟掺杂氧化锡薄膜电活性缺陷密度的太赫兹谱探测

从理论上分析了电场应力前后氟掺杂氧化锡(FTO)薄膜的能带结构和传导机理,提取了应力前后FTO薄膜的太赫兹电导率。采用Drude模型对应力前的FTO薄膜太赫兹(THz)电导进行了仿真;采用了Hopping模型对应力后的THz电导进行了仿真,实验与仿真结果一致。结果表明,应力后FTO的电导率提高了3个数量级,源于电场作用下的粒子内作用电导和粒子间作用(陷阱辅助隧穿)电导。通过适合的电导仿真模型,可以清楚地区分出陷阱辅助隧穿电导,从而提取FTO薄膜的陷阱密度。研究结果为利用太赫兹光谱提取半导体薄膜缺陷密度提供了一种便捷的新方法。

溶剂挥发时间对体异质结有机太阳能电池复合特性的影响

制备了基于P3HT∶PCBM复合体异质结有机太阳能电池,通过改变旋涂速度和时间来控制活性混合膜中溶剂的挥发时间,研究了载流子复合损耗与器件加工制造条件以及界面陷阱密度的关系。测试结果表明,活性复合膜溶剂的挥发时间对有机太阳能电池的光电性能有直接影响。溶剂挥发快的器件产生的陷阱辅助复合最为强烈,基于开路电压与光强对数关系的直线的斜率较大,存在的界面陷阱密度也最大。文中建立了制造加工条件、复合损耗机制、界面陷阱密度、器件光电特性之间的数值联系,这对最终提高聚合物太阳能电池性能具有重要的指导意义。

钝化处理对Al_2O_3/InP MOS电容界面特性的影响

制备了Al/Al_2O_3/InP金属氧化物半导体(MOS)电容,分别采用氮等离子体钝化工艺和硫钝化工艺处理InP表面。研究了在150、200和300 K温度下样品的界面特性和漏电特性。实验结果表明,硫钝化工艺能够有效地降低快界面态,在150 K下测试得到最小界面态密度为1.6×10^(10) cm^(-2)·eV^(-1)。与硫钝化工艺对比,随测试温度升高,氮等离子体钝化工艺可以有效减少边界陷阱,边界陷阱密度从1.1×10^(12) cm^(-2)·V^(-1)降低至5.9×10^(11) cm^(-2)·V^(-1),同时减少了陷阱辅助隧穿电流。氮等离子体钝化工艺和硫钝化工艺分别在降低边界陷阱和快界面态方面有一定优势,为改善器件界面的可靠性提供了依据。