静态随机访问存储器型现场可编程门阵列辐照效应测试系统研制

在调研静态随机访问存储器型现场可编程门阵列(FPGA)器件空间辐照效应失效机理的基础上,详细论述FPGA辐照效应测试系统内部存储器测试、功能测试及功耗测试的实现原理,给出了系统的软硬件实现方法。所建立的系统可以测试FPGA器件的配置存储器翻转截面、块存储器翻转截面、功能失效截面、闭锁截面等多个参数,其长线传输距离达到50 m以上,最大可测门数达到了100万门,为FPGA辐照效应研究提供了测试平台。

同步静态随机访问存储器常见问题解析

介绍当今正在大量使用的突发模式SSRAM,零总线反转SSRAM,二倍数据率SSRAM,四倍数据率SSRAM等类器件的差异,澄清一些容易混淆的概念。

浅析计算机的随机访问存储器(RAM)

存储器作为计算机五大部件之一,而随机访问存储器即RAM(Random Access Memory)又是存储器中最活跃、最重要的部分。微型计算机技术发展至今天,RAM的状况如何呢,本文将阐述目前微型计算机中各种各样的RAM。

基于PCRAM主存系统的访问机制

随着基于DRAM主存系统功耗的不断上升,相变随机访问存储器(PCRAM)凭借其高密度、低功耗、非易失等优点,将成为下一代最有潜力的主存技术.然而,PCRAM的写操作具有寿命有限和写入能耗、延时较大的特点,限制了其在主存系统中的应用.为了延长主存系统的使用寿命并减少写入能耗,采用写前读技术设计了一种基于异或的数据并行机制.实验结果表明,经过该机制处理,与传统的Data Comparison Write和Flip-N-Write机制相比,写寿命分别延长38%和19%,写入能耗分别减少28%和17%.

缩小的存储器

铁电随机访问存储器（简称为FRAM）利用排列偶极子（分离的电荷）来代表0和1，这使它具有RAM数据访问的速度，而更值得注意的是它具备无须水泵能量即可保持数据的能力。遗憾的是，FRAM不能提供同样多的存储空间，较小铁电片中的偶极子无法轻易地排成队列。如今，来自美国阿肯色大学的研究人员可能发现了一种缩小铁电片的方法。

基于SoC的非对称数字系统算法设计与实现

文章提出一种在片上系统(System on Chip,SoC)实现高吞吐率的有限状态熵编码(finite state entropy,FSE)算法。通过压缩率、速度、资源消耗、功耗4个方面对所提出的编码器和解码器与典型的硬件哈夫曼编码(Huffman coding,HC)进行性能比较,结果表明,所提出的硬件FSE编码器和解码器具有显著优势。硬件FSE(hFSE)架构实现在SoC的处理系统和可编程逻辑块(programmable logic,PL)上,通过高级可扩展接口(Advanced eXtensible Interface 4,AXI4)总线连接SoC的处理系统和可编程逻辑块。算法测试显示,FSE算法在非均匀数据分布和大数据量情况下,具有更好的压缩率。该文设计的编码器和解码器已在可编程逻辑块上实现,其中包括1个可配置的缓冲模块,将比特流作为单字节或双字节配置输出到8 bit位宽4096深度或16 bit位宽2048深度的块随机访问存储器(block random access memory,BRAM)中。所提出的FSE硬件架构为实时压缩应用提供了高吞吐率、低功耗和低资源消耗的硬件实现。

一种DDR SDRAM控制器设计

在分析DDRSDRAM基本操作原理的基础上,提出了一个基于FPGA的DDRSDRAM控制器的设计,实现了DDRSDRAM读写时序控制,并给出实现结果。

一种嵌入式实时网络多媒体数据传输方法

为提高实时视频数据采集和传输的速率,以现场可编程门阵列(Filed Programmable Gate Array,FPGA)为核心处理器,以Verilog HDL描述电路功能实现对同步动态随机访问存储器(Synchronous Dynamic Random Access Memory,SDRAM)的高速访问,基于典型网络实时传输网络多媒体业务数据。新的视频数据高速实时传输方法充分利用FPGA并行处理的特点,提高视频数据采集和传输速率。实验结果证明了本文方法的有效性。

一种MRAM仿真系统的设计实现

计算机科学技术日新月异的发展,对存储器的集成度、读写速度、可靠性等方面提出了更高的要求.在这种形势下,一些传统存储器的缺陷逐步暴露出来,需要新一代存储器适应技术的发展和要求.与传统的存储器相比,磁阻式随机访问存储器(magnetic random access memory,MRAM)具有更好的性能,它同时具备静态随机访问存储器(static random access memory,SRAM)的高速读写性能、动态随机访问存储器(dynamic random access memory,DRAM)的高集成度与Flash存储器的非易失性等优点.为了研究MRAM用作主存时的各项性能,进一步探究MRAM作为DRAM主存替代品的可能性,根据MRAM的原理以及特点,设计并实现了一个MRAM仿真系统,由trace发生器、MRAM控制器和MRAM存储体3部分组成.MRAM仿真系统接收来自处理器(CPU)对主存的读写请求,并根据设计的地址映射算法,对请求进行调度,完成对MRAM存储器的读写请求.仿真结果表明,用MRAM做主存能够发挥出MRAM的优势,获得良好的请求响应时间、请求带宽等性能.

使用FPGA操作SDRAM的RTL级代码实现

介绍使用FPGA对SDRAM进行操作的方法,并使用VerilogHDL语言在硬件上实现了对SDRAM的读写。

基于比特重排的减少机顶盒芯片DDR接口SSN的方法

封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)接口的传输频率.本文利用视频数据的相关性,及DDR颗粒的数据比特可以任意交换的特点,提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置,可使得DDR接口的电流分布更加平衡,减少通过封装寄生电感的平均电流,最终减少SSN.本文提出的方法成功用于台积电55rm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.

基于DDR IP核视频图像缓存的设计与实现

在现代图像采集显示系统中,常常需要用到大容量、高速度的存储器,DDR为当前存储器应用的主流。采用了64 bit数据位宽的DDR IP核利用DDR的双倍数据传输速度的优点并结合了双口RAM的高速缓存特点,基于Altera公司的CycloneⅢ系列FPGA开发板在两种平台下实现了数据传输和图像缓存,并使用逻辑分析仪Signal TapⅡ对设计进行调试和分析。

内存推移理论及其实验

双空间存储器是2013年发明的新型存储系统,其核心是内存空间在巨大的双空间存储器上的映射理论——内存推移理论.介绍了所构建的第一个双空间存储器实物系统,并在该系统上首次实施了内存推移理论.完成了对双空间存储器和推移锁存器组的实物设计及实现,并在实物实验系统上成功实施了内存推移操作,从而证实了将内存空间在双空间存储器上推移的理论的正确性,成功解决了内存空间与巨大的双空间存储器随机访问空间的对接问题,奠定了构造双空间存储器和实施内存推移理论的实践基础.所构造的实物系统包含一块TQ2440Core 2.0核心板、1 GB双空间存储器和由8个12位推移锁存器组成的推移锁存器组.将该核心板对其2 MB内存空间的随机访问自动落实为对1 GB双空间存储器字空间上指定位置的随机访问,并利用推移指令在双空间存储器的字空间上实现了窗框移动操作.

FPGA实现时分多址的一种改进型方法

利用FPGA实现时分多址的方法有很多种,但大多数方法都对FPGA芯片资源的占用非常巨大。针对这一问题,提出一种改进型方法来实现时分多址。通过使用FPGA芯片内部的双口随机访问存储器(双口RAM),利用同一块RAM采用两套时钟线,地址线和数据线,例化双口RAM的IP核后,在占用较少FPGA芯片资源的前提下,信号实现了时分多址格式的传输。通过对程序进行仿真和验证,证明了该算法的可用性,与传统方法相比,芯片资源的占用率明显降低。

信息概念RAM在英语教学中的引入

笔者尝试将信息概念RAM引入英语教学系统 ,提出了英语教学中的RAM策略。在信息领域中 ,“RAM”为随机访问存储器 (RandomAccessMemory)。引入英语教学中的RAM策略成为一个随机访问存储的英语教学调控过程。同时 ,RAM策略又是一个系统优化策略 。

Row Hammer漏洞攻击研究

对目前已出现的Row Hammer漏洞利用的相关技术和防御方法进行详尽的分析、总结和讨论,指出其蕴含的安全问题及可能的防范方法。然后对现有国内外研究工作进行了总结,指出了安全研究未来有价值的2个方向:ARM架构下Row Hammer漏洞利用技术和防范方法,以及Row Hammer漏洞的准确受控制的攻击方法。

一种嵌入式实时多分区操作系统下的NVRAM管理机制

在嵌入式实时多分区操作系统中,针对直接通过绝对地址访问NVRAM导致存储器访问越界的问题,该文提出了一种NVRAM管理机制,通过定义注册接口、读取接口和写入接口,屏蔽了不安全的物理存储器访问机制,建立了安全可靠的NVRAM管理机制。通过实际的工程应用证明,该NVRAM管理机制完全避免了存储越界访问的风险,同时降低了系统维护成本,有效地提高了应用软件的安全性,降低了开发成本。

DRAM异常情况的处理方法

分析DRAM可能出现的异常情况,以及可能产生的后果,并阐述了处理异常情况的几种方法。一是通过监测外部非法命令,二是通过监测内部电压、内部温度超标情况,三是通过监测内部刷新命令,四是通过发送特殊的强制退出异常情况的命令。

存算一体电路与跨层次协同设计优化:从SRAM到铁电晶体管

人工智能与物联网时代,大数据模型驱动的应用场景和计算任务层出不穷,极大促进了国家数字化发展.然而,传统冯·诺依曼(John von Neumann)体系架构的硬件系统由于存算分离的结构特点导致存储墙瓶颈,在数据密集型应用中消耗了大量的数据搬运成本,抑制了能效性能提升.存算一体技术是后摩尔(Moore)时代背离传统架构系统的新型计算范式,利用存储单元器件、电路内在特性,将基本的计算逻辑任务融入存储单元之中,从而消除数据搬运开销,有望实现智能计算硬件平台能效性能的显著提升.本文以契合存算一体技术的存储器件电路为切入点,概述基于传统互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)和新型非易失存储器件代表铁电晶体管的存算一体电路,并从器件、架构芯片、算法应用等层次讨论存算一体电路的跨层次协同设计优化方法.

基于MPC8280的网络通信平台的实现

MPC8280通信处理器是一款POWERQUICCⅡ系列的处理器,内部采用的是RISC微处理器,配有性能较高的通信处理模块,本系统根据MPC8280的性能,外部扩展了128M的SDRAM,系统启动代码存储在一块512K的FLASH中,同时还有一块8M的FLASH用来存放操作系统和其它应用程序。通过通信处理模块的SCC和FCC实现了串口、以太网和ATM的通信方式。