采用RDF的硅物理不可克隆函数设计与评估

利用65nm CMOS制造工艺下的随机掺杂涨落(RDF)模型,建立起随机路径延时模型,通过修改台积电(TSMC)65nm低k电介质工艺器件模型库参数,完成了仲裁器型PUF电路的设计和评估。实验在Synopsys Hspice C-2010模拟设计平台上完成,测量了PUF电路的片间差异和片内差异参数,评估了128位PUF电路的性能。与实测电路参数的对比结果证明了该方法的有效性。