两种面向宇航应用的高可靠性抗辐射加固技术静态随机存储器单元

CMOS尺寸的大幅缩小引发电路可靠性问题。该文介绍了两种高可靠的基于设计的抗辐射加固(RHBD)10T和12T抗辐射加固技术(SRAM)单元,它们可以防护单节点翻转(SNU)和双节点翻转(DNU)。10T单元主要由两个交叉耦合的输入分离反相器组成,该单元可以通过其内部节点之间的反馈机制稳定地保持存储的值。由于仅使用少量晶体管,因此其在面积和功耗方面开销也较低。基于10T单元,提出了使用4个并行存取访问管的12T单元。与10T单元相比,12T单元的读/写访问时间更短,且具有相同的容错能力。仿真结果表明,所提单元可以从任意SNU和部分DNU中恢复。此外,与先进的加固SRAM单元相比,所提RHBD 12T单元平均可以节省16.8%的写访问时间、56.4%的读访问时间和10.2%的功耗,而平均牺牲了5.32%的硅面积。

静态随机存储器单粒子翻转效应的二维数值模拟

采用MEDICI二维模拟软件对静态存储器SRAM的单粒子翻转(SEU)现象进行了计算。对MOSFET漏区模拟得到的结果与电荷漏斗模型相吻合,表明所建立的物理模型的正确性。通过输入不同粒子的线性能量传输LET值,得到了某一结构器件的收集电荷与LET值的关系曲线,并给出临界电荷7 73×10-14C。

随机静态存储器低能中子单粒子翻转效应

建立了中子单粒子翻转可视化分析方法，对不同特征尺寸（0．13～1．50μm）CMOS工艺商用随机静态存储器（SRAM）器件开展了反应堆中子单粒子翻转效应的实验研究，获得了SRAM器件的裂变谱中子单粒子翻转截面随特征尺寸变化的变化趋势。研究结果表明：SRAM器件的特征尺寸越小，其对低能中子导致的单粒子翻转的敏感性越高。

静态随机存取存储器质子单粒子效应实验研究

描述了测量静态随机存取存储器质子单粒子翻转截面的实验方法。采用金箔散射法可以降低加速器质子束流五六个量级 ,从而满足半导体器件质子单粒子效应的要求。研制的弱流质子束流测量系统和建立的注量均匀性测量方法解决了质子注量的准确测量问题。提高了存储器单粒子效应长线测量系统的性能 ,保证了翻转数的准确测量。实验测得静态随机存取存储器质子单粒子翻转截面为 1 0 - 1 4 cm2 / bit量级 ,随质子能量的增大略有增大。

亚微米特征工艺尺寸静态随机存储器单粒子效应实验研究

利用中国原子能科学研究院重离子加速器,开展了不同特征尺寸(0.35～0.13μm)CMOS工艺、不同集成度(1M、4M、8M、16M)静态随机存储器(SRAM)单粒子翻转(SEU)和单粒子闩锁(SEL)实验研究,给出了SRAM器件的SEU、SEL截面曲线。与μm级特征尺寸的器件相比,随特征尺寸的减小,单粒子翻转更加严重。测量到了令人关注的单粒子多位翻转(MBU)效应,对翻转位数进行了统计分析。MBU对目前卫星系统采用的EDAC技术提出了挑战。

纳米静态随机存储器低能质子单粒子翻转敏感性研究

针对65,90,250 nm三种不同特征尺寸的静态随机存储器基于国内和国外质子加速器试验平台,获取了从低能到高能完整的质子单粒子翻转截面曲线.试验结果表明,对于纳米器件1 MeV以下低能质子所引起的单粒子翻转截面比高能质子单粒子翻转饱和截面最高可达3个数量级.采用基于试验数据和器件信息相结合的方法,构建了较为精确的复合灵敏体积几何结构模型,在此基础上采用蒙特卡罗方法揭示了低能质子穿过多层金属布线层,由于能量岐离使展宽能谱处于布拉格峰值的附近,通过直接电离方式将能量集中沉积在灵敏体积内,是导致单粒子翻转截面峰值的根本原因.并针对某一轨道环境预估了低能质子对空间质子单粒子翻转率的贡献.

静态随机访问存储器型现场可编程门阵列辐照效应测试系统研制

在调研静态随机访问存储器型现场可编程门阵列(FPGA)器件空间辐照效应失效机理的基础上,详细论述FPGA辐照效应测试系统内部存储器测试、功能测试及功耗测试的实现原理,给出了系统的软硬件实现方法。所建立的系统可以测试FPGA器件的配置存储器翻转截面、块存储器翻转截面、功能失效截面、闭锁截面等多个参数,其长线传输距离达到50 m以上,最大可测门数达到了100万门,为FPGA辐照效应研究提供了测试平台。

质子与金属布线层核反应对微纳级静态随机存储器单粒子效应的影响分析

金属布线层对微纳级静态随机存储器(static random access memory,SRAM)质子单粒子效应敏感性的影响值得关注.利用Geant4针对不同能量(30 MeV,100 MeV,200 MeV和500 MeV)的质子与微纳级SRAM器件的核反应过程开展计算,研究了核反应次级粒子的种类、线性能量传输值(linear energy transfer,LET)及射程情况,尤其对高LET值的核反应次级粒子及其射程开展了详细分析.研究表明,金属布线层的存在和质子能量的增大为原子序数大于或等于30的重核次级粒子的产生创造了条件,器件体硅区中原子序数大于60的重核离子来源于质子与钨材料的核反应,核反应过程中的特殊作用机理会生成原子序数在30至50之间的次级粒子,且质子能量的增大有助于这种作用机理的发生,原子序数在30至50之间的次级粒子在器件体硅区的LET值最大约为37 MeV·cm^2/mg,相应射程可达到几微米,对于阱深在微米量级的微纳级SRAM器件而言,有引发单粒子闩锁的可能.研究结果为空间辐射环境中宇航器件的质子单粒子效应研究提供理论支撑.

抗辐射128kb PDSOI静态随机存储器

介绍在部分耗尽绝缘体上硅(PDSOI)衬底上形成的抗辐射128kb静态随机存储器.在设计过程中,利用SOI器件所具有的特性,对电路进行精心的设计和层次化版图绘制,通过对关键路径和版图后全芯片的仿真,使得芯片一次流片成功.基于部分耗尽SOI材料本身所具有的抗辐射特性,通过采用存储单元完全体接触技术和H型栅晶体管技术,不仅降低了芯片的功耗,而且提高了芯片的总体抗辐射水平.经过测试,芯片的动态工作电流典型值为20mA@10MHz,抗总剂量率水平达到500krad(Si),瞬态剂量率水平超过2.45×1011rad(Si)/s.这些设计实践必将进一步推动PDSOICMOS工艺的研发,并为更大规模抗辐射电路的加固设计提供更多经验.

静态随机存取存储器重离子单粒子翻转效应实验研究

应用重离子加速器和 2 52 Cf源进行单粒子翻转效应实验 ,测量得到 IDT系列和 HM系列静态随机存取存储器的单粒子翻转重离子 L ET阈值为 4～ 8Me V· cm2 /mg,单粒子翻转饱和截面为 10 -7cm2 · bit-1量级 ,位单粒子翻转截面随集成度的提高而减小。实验结果表明 ,可以用 2 52

PDSOI静态随机存储器的总剂量辐照加固

对PDSOI CMOS器件及电路进行总剂量辐照的加固势必会引起其性能下降,这就需要在器件及电路加固和其性能之间进行折中.从工艺集成的角度,对PDSOI CMOS器件和电路的总剂量辐照敏感区域:正栅氧化层、场区氧化层及埋氧层提出了折中的方法.采用此种方法研制了抗总剂量辐照PDSOI SRAM,进行总剂量为2×105rad(Si)的辐照后SRAM的各项功能测试均通过,静态电流的变化满足设计要求,取数时间:辐照前为26.3ns;辐照后仅为26.7ns.

纳米静态随机存储器质子单粒子多位翻转角度相关性研究

器件特征尺寸的减小带来单粒子多位翻转的急剧增加,对现有加固技术带来了极大挑战.针对90 nm SRAM(static random access memory,静态随机存储器)开展了中高能质子入射角度对单粒子多位翻转影响的试验研究,结果表明随着质子能量的增加,单粒子多位翻转百分比和多样性增加,质子单粒子多位翻转角度效应与质子能量相关.采用一种快速计算质子核反应引起单粒子多位翻转的截面积分算法,以Geant4中Binary Cascade模型作为中高能质子核反应事件发生器,从次级粒子的能量和角度分布出发,揭示了质子与材料核反应产生的次级粒子中,LET(linear energy transfer)最大,射程最长的粒子优先前向发射是引起单粒子多位翻转角度相关性的根本原因.质子能量、临界电荷的大小是影响纳米SRAM器件质子多位翻转角度相关性的关键因素.质子能量越小,多位翻转截面角度增强效应越大;临界电荷的增加将增强质子多位翻转角度效应.

静态随机存储器数据残留特性研究

通常在安全处理系统中,微处理都将密钥储存在静态随机存储器(SRAM)中,如果SRAM的数据在断电后确实完全丢失,那么采取这样的对策是非常安全的,但是SRAM在断电后存在数据残留的问题,是系统的一个重大安全隐患。针对信息系统的安全性,用实验方法进行了SRAM数据残留特性的研究,确定了多种SRAM数据残留的临界温度点,建立了数据残留时间与温度的相关关系,进行了数据残留特性与电参数的相关分析,提取出数据残留特性的特征电参数待机电流Iddsb,有助于进一步研究SRAM数据残留机理。

静态随机存储器总剂量辐射及退火效应研究

通过比较1Mbit商用静态随机存储器(SRAM)在6种不同偏置条件下器件参数(静态和动态功耗电流)和功能参数(错误数)随辐射总剂量、退火时间的变化规律,研究了不同工作状态对辐射损伤的影响,以及不同偏置和温度(25℃和100℃)条件下的退火机制。结果表明:不同偏置对器件参数和功能退化及退火恢复有较大影响;静态和动态功耗电流为器件的敏感参数,在静态偏置条件下器件的辐射损伤最严重。

基于静态随机存取存储器的存内计算研究进展

随着“算力时代”到来,大规模数据需要在存储器和处理器之间往返,然而传统冯·诺依曼架构中计算与存储分离,无法满足频繁访问的需求。存内计算(CIM)技术的诞生突破了冯·诺依曼瓶颈,打破了传统计算架构中的“存储墙”,因此对于“算力时代”具有革命性意义。由于静态随机存取存储器(SRAM)读取数据的速度快且与先进逻辑工艺具有较好的兼容性,因此基于SRAM的存内计算技术受到国内外学者的关注。该文主要概述了基于SRAM的存内计算技术在机器学习、编码、加解密算法等方面的应用;回顾了实现运算功能的各种电路结构,比较了各类以模数转换器(ADC)为核心的量化技术;之后分析了现有存内计算架构面临的挑战并且给出了现有的解决策略,最后从不同方面展望存内计算技术。

静态随机存储器低泄漏设计技术

随着CMOS工艺发展,高性能SoC的泄漏功耗占整体能耗的比例越来越大,内嵌存储器的泄漏是整体泄漏的主要来源,有两方面原因:(1)芯片内嵌的静态随机存储器SRAM容量越来越大;(2)每次访存操作时SRAM仅小部分阵列工作,大部分存储阵列处于非工作状态。总结SRAM低泄漏的电路设计技术,并总结工艺发展对于低泄漏设计技术的挑战。

同步静态随机访问存储器常见问题解析

介绍当今正在大量使用的突发模式SSRAM,零总线反转SSRAM,二倍数据率SSRAM,四倍数据率SSRAM等类器件的差异,澄清一些容易混淆的概念。

宇航用静态随机存储器验证方法研究与应用

在研究静态随机存储器故障模型以及常用功能验证方法的基础上,提出采用March SOF算法结合故障注入的EDAC测试程序作为宇航用带EDAC功能SRAM存储器的验证方法。该方法将March SOF算法扩展为32位字定向算法,同时增加数据保持故障以及EDAC功能的测试,可以对宇航用SRAM进行全方位功能验证。采用实际电路,对该方法进行实现和验证,验证结果表明了方法的可行性和有效性。

静态随机存取存储器辐射效应测试系统的研制

由于空间辐射效应会导致SRAM器件单粒子翻转、单粒子锁定等现象的产生。文中介绍了SRAM辐射效应测试装置的硬件、软件构成及有关测试技术。通过对SRAM芯片电流的检测、断电保护,解决了在SRAM实验过程中SRAM芯片的损坏问题,利用该装置在不同的辐射实验源上对SRAM进行辐射效应实验研究,获得了预期的实验数据。为星载计算机系统存储器的运行寿命评估及加固设计提供重要参考依据。

静态随机存储器在轨自检算法

静态随机存储器(SRAM)在轨自检应用于星载电子设备上电初始化过程中,能够在电子设备开始工作前发现存储器的故障单元,为评估电子设备健康状态提供依据。分析了SRAM的结构和常见的故障原理,针对在轨应用这一特殊背景开展研究,提出了对典型测试算法的改进方案。在完成对改进方案的分析和评价后,以8 K×8 bit存储器为例开展算法的实现,并验证了改进方案的可行性。与典型测试算法相比,所提改进方案具有资源开销少、故障覆盖率高等优点。