期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
p-n结的隧道击穿模型研究 被引量:1
1
作者 尚春宇 杜艳秋 吴研 《半导体光电》 CAS CSCD 北大核心 2010年第2期263-265,共3页
建立了抽象化的理论模型对p-n结隧道击穿机理进行定量研究,在理论模型的基础上探讨了电子势垒的形状以及势垒形状随外加电压的变化,并进行定量计算,得出隧穿电压随杂质掺杂浓度的变化规律。所得结论与硅、锗p-n结实验数据相吻合,证明了... 建立了抽象化的理论模型对p-n结隧道击穿机理进行定量研究,在理论模型的基础上探讨了电子势垒的形状以及势垒形状随外加电压的变化,并进行定量计算,得出隧穿电压随杂质掺杂浓度的变化规律。所得结论与硅、锗p-n结实验数据相吻合,证明了所建立的理论模型在定量研究p-n结的隧道击穿中的合理性与实用性。该理论模型对研究一般材料或器件的隧道击穿具有重要的借鉴意义。 展开更多
关键词 隧道击穿 势垒 P-N结
下载PDF
低压调整二极管击穿特性分析与优化设计 被引量:2
2
作者 陈正才 彭时秋 +1 位作者 林丽 黄龙 《电子与封装》 2021年第3期82-86,共5页
介绍了采用平面结构设计与Si外延工艺制造低压调整二极管的技术。该技术论证了Si平面结型5.1 V低压调整二极管的击穿机理为隧道击穿,同时设计了一种新型Si平面结型低压调整二极管的结构,以及与此结构相匹配的工艺制程,进而实现5.1 V击... 介绍了采用平面结构设计与Si外延工艺制造低压调整二极管的技术。该技术论证了Si平面结型5.1 V低压调整二极管的击穿机理为隧道击穿,同时设计了一种新型Si平面结型低压调整二极管的结构,以及与此结构相匹配的工艺制程,进而实现5.1 V击穿电压特性为硬击穿。此硬击穿优化的关键是对结构设计、氧化工艺的深度研究。 展开更多
关键词 隧道击穿 结构设计 氧化工艺
下载PDF
ZnO压敏电阻在8/20μs脉冲电流作用下的动态伏安特性分析 被引量:10
3
作者 孙伟 姚学玲 陈景亮 《低压电器》 北大核心 2011年第15期1-4,32,共5页
测量及分析了ZnO压敏电阻在8/20μs脉冲电流作用下的动态伏安特性。ZnO压敏电阻的动态伏安特性曲线显示,电流上升曲线与电流下降曲线不重合,电流上升过程对应的电压高于电流下降过程对应的电压。分析认为,这种现象与ZnO压敏电阻在脉冲... 测量及分析了ZnO压敏电阻在8/20μs脉冲电流作用下的动态伏安特性。ZnO压敏电阻的动态伏安特性曲线显示,电流上升曲线与电流下降曲线不重合,电流上升过程对应的电压高于电流下降过程对应的电压。分析认为,这种现象与ZnO压敏电阻在脉冲电压作用下的转移特性有关,并应用空穴诱导隧道击穿理论解释了这一现象产生的机制。 展开更多
关键词 ZNO压敏电阻 脉冲电流 伏安特性 隧道击穿
下载PDF
High-k材料MOS器件的PISCES-II模拟 被引量:1
4
作者 陈震 向采兰 余志平 《微电子学与计算机》 CSCD 北大核心 2003年第3期65-67,72,共4页
High-k材料是指介电常数k高于SiO2的材料。使用high-k材料做栅绝缘层,是减小MOS器件栅绝缘层直接隧道击穿(DirectTunneling,DT)电流的有效方法。文章在二维器件模拟软件PISCES-II中添加了模拟以high-k材料为栅绝缘层的MOS器件模型,并对S... High-k材料是指介电常数k高于SiO2的材料。使用high-k材料做栅绝缘层,是减小MOS器件栅绝缘层直接隧道击穿(DirectTunneling,DT)电流的有效方法。文章在二维器件模拟软件PISCES-II中添加了模拟以high-k材料为栅绝缘层的MOS器件模型,并对SiO2和high-k材料的MOS晶体管器件特性进行了模拟比较,成功地验证了所加high-k材料MOS器件模型的正确性。改进后的PISCES-II程序,可以方便地对以各种high-k材料为栅绝缘层的器件性能进行模拟。 展开更多
关键词 High-k材料 MOS器件 PISCES-Ⅱ模拟 隧道击穿 MOSFET器件
下载PDF
低压稳压二极管芯片制造工艺综述
5
作者 李家贵 黄灿灿 《科学技术创新》 2018年第31期179-180,共2页
当前,低压稳压管二极管的需求日益增加,国内生产厂家采用的制造工艺也各不相同。本文介绍了几种常用稳压二极管芯片制造工艺:合金法、外延法和扩散法等,分析各种制造工艺的在低压稳压管芯片中的应用,并对未来的工艺发展方向提出自己的... 当前,低压稳压管二极管的需求日益增加,国内生产厂家采用的制造工艺也各不相同。本文介绍了几种常用稳压二极管芯片制造工艺:合金法、外延法和扩散法等,分析各种制造工艺的在低压稳压管芯片中的应用,并对未来的工艺发展方向提出自己的看法。 展开更多
关键词 稳压二极管 隧道击穿 芯片 低压
下载PDF
Quantum percolation tunneling current 1/f^γ noise model for high-κ gate stacks Bi-layer breakdown
6
作者 LIU YuAn ZHANG YiQi LI Cong 《Science China(Physics,Mechanics & Astronomy)》 SCIE EI CAS 2014年第9期1637-1643,共7页
Based on the elastic trap-assisted tunneling mechanism in high-κgate stacks,a quantum percolation tunneling current 1/fγ noise model is proposed by incorporating quantum tunneling theory into the quantum percolation... Based on the elastic trap-assisted tunneling mechanism in high-κgate stacks,a quantum percolation tunneling current 1/fγ noise model is proposed by incorporating quantum tunneling theory into the quantum percolation model.We conclude that the noise amplitude of the PSD(Power Spectral Density)for three stages,namely the fresh device,one-layer BD(breakdown),and two-layer BD,increases from 10-22→10-14→10-8 A2/Hz.Meanwhile,the noise exponent γ for the three stages,has the 1/f2type(γ→2),1/fγ type(γ→1~2),and 1/f type(γ→1),respectively.The simulation results are in good agreement with the experimental results.This model reasonably interprets the correlation between the bi-layer breakdown and the tunneling 1/fγ noise amplitude dependence and 1/fγ noise exponent dependence.These results provide a theoretical basis for the high-κ gate stacks bi-layer breakdown noise characterization methods. 展开更多
关键词 1/f^γ noise quantum percolation tunneling MOSFETs high-κ gate stacks Bi-layer breakdown
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部